二進(jìn)制轉(zhuǎn)譯加速方法及其在低電壓處理器中的應(yīng)用研究.pdf

1、隨著移動(dòng)互聯(lián)網(wǎng)和物聯(lián)網(wǎng)的發(fā)展，基于ARM的嵌入式處理器越來(lái)越普及，例如智能手機(jī)和智能平板等。一方面，代碼的二進(jìn)制兼容性已經(jīng)成為新的處理器架構(gòu)能否進(jìn)入嵌入式市場(chǎng)的主要阻礙。另一方面，這些處理器往往采用電池供電，面臨嚴(yán)重的功耗問(wèn)題。動(dòng)態(tài)二進(jìn)制轉(zhuǎn)譯技術(shù)不但能夠有效解決上述代碼兼容性問(wèn)題，實(shí)現(xiàn)跨平臺(tái)執(zhí)行；還能夠?qū)崟r(shí)獲得程序的運(yùn)行信息，有針對(duì)性的對(duì)程序進(jìn)行動(dòng)態(tài)優(yōu)化，以獲得最佳能效。本文圍繞動(dòng)態(tài)二進(jìn)制轉(zhuǎn)譯的關(guān)鍵技術(shù)進(jìn)行了研究，提出了面向動(dòng)態(tài)轉(zhuǎn)譯的加

2、速方法；并利用二進(jìn)制轉(zhuǎn)譯的跨平臺(tái)特性和動(dòng)態(tài)優(yōu)化特性，將二進(jìn)制轉(zhuǎn)譯技術(shù)和瞬態(tài)錯(cuò)誤自適應(yīng)的低電壓處理器設(shè)計(jì)技術(shù)相結(jié)合，以有效提高處理器能效。
　　本研究主要內(nèi)容包括：⑴基于轉(zhuǎn)移指令特性的動(dòng)態(tài)轉(zhuǎn)譯方法。針對(duì)傳統(tǒng)方法統(tǒng)一轉(zhuǎn)譯轉(zhuǎn)移指令導(dǎo)致轉(zhuǎn)譯器效率較低，基于轉(zhuǎn)移目標(biāo)地址在函數(shù)內(nèi)外的不同特征提出直接映射和指令類型轉(zhuǎn)譯策略組合的動(dòng)態(tài)轉(zhuǎn)譯方法。對(duì)函數(shù)內(nèi)轉(zhuǎn)移指令，直接采用目標(biāo)架構(gòu)中對(duì)應(yīng)的分支指令進(jìn)行映射，通過(guò)轉(zhuǎn)移前后指令轉(zhuǎn)譯碼無(wú)縫鏈接高效轉(zhuǎn)譯條件分

3、支指令，且無(wú)需生成源寄存器到內(nèi)存同步指令；對(duì)函數(shù)間轉(zhuǎn)移指令，區(qū)別對(duì)待函數(shù)轉(zhuǎn)移和其他轉(zhuǎn)移指令，通過(guò)將源程序函數(shù)轉(zhuǎn)移指令屬性繼承給轉(zhuǎn)譯碼以提高目標(biāo)機(jī)轉(zhuǎn)移預(yù)測(cè)器準(zhǔn)確率。⑵基于高速緩存負(fù)荷均衡的動(dòng)態(tài)轉(zhuǎn)譯方法。針對(duì)動(dòng)態(tài)轉(zhuǎn)譯時(shí)指令和數(shù)據(jù)高速緩存訪問(wèn)負(fù)荷大幅增加且增幅不均衡導(dǎo)致的轉(zhuǎn)譯器性能下降問(wèn)題，提出基于指令與數(shù)據(jù)高速緩存訪問(wèn)負(fù)荷動(dòng)態(tài)均衡的軟硬件協(xié)同轉(zhuǎn)譯方法。該方法為處理器設(shè)計(jì)高速緩存負(fù)荷平衡狀態(tài)，該狀態(tài)將數(shù)據(jù)高速緩存分為普通區(qū)和負(fù)荷平衡區(qū)，普通區(qū)

4、緩存正常的程序數(shù)據(jù)，負(fù)荷平衡區(qū)通過(guò)負(fù)荷轉(zhuǎn)化通道吸收動(dòng)態(tài)轉(zhuǎn)譯器調(diào)度器將源機(jī)器代碼空間地址向目標(biāo)機(jī)器代碼空間地址轉(zhuǎn)換時(shí)在指令高速緩存上產(chǎn)生的部分負(fù)荷，提高數(shù)據(jù)高速緩存利用率。⑶基于瞬態(tài)錯(cuò)誤預(yù)測(cè)模型的單周期糾錯(cuò)的低電壓處理器?；诘碗妷禾幚砥髦械乃矐B(tài)錯(cuò)誤在流水線中分布的局部性和可預(yù)測(cè)性，提出軟硬件協(xié)同設(shè)計(jì)的單周期糾錯(cuò)的低電壓處理器設(shè)計(jì)方法。該方法的核心思想是基于動(dòng)態(tài)轉(zhuǎn)譯技術(shù)建立處理器瞬態(tài)錯(cuò)誤預(yù)測(cè)模型。該模型在程序編譯時(shí)對(duì)可能出錯(cuò)的指令流進(jìn)行預(yù)

5、測(cè)。對(duì)于那些可能出錯(cuò)的指令流，通過(guò)處理器瞬態(tài)錯(cuò)誤消除編程接口，在編譯時(shí)即將可能出現(xiàn)的瞬態(tài)錯(cuò)誤規(guī)避掉，有效提高系統(tǒng)的容錯(cuò)能力和能效。⑷基于輕量級(jí)動(dòng)態(tài)優(yōu)化的低電壓處理器?；诘碗妷禾幚砥髦械乃矐B(tài)錯(cuò)誤在指令級(jí)的局部性，提出基于動(dòng)態(tài)優(yōu)化的軟硬件協(xié)同設(shè)計(jì)的低電壓處理器設(shè)計(jì)方法。該方法在軟硬件之間，引入一個(gè)基于動(dòng)態(tài)轉(zhuǎn)譯技術(shù)的輕量級(jí)的動(dòng)態(tài)優(yōu)化器。該優(yōu)化器在程序運(yùn)行時(shí)實(shí)時(shí)收集程序的瞬態(tài)錯(cuò)誤信息，在處理器空閑時(shí)分析這些錯(cuò)誤信息并在熱點(diǎn)錯(cuò)誤指令之前插入瞬態(tài)