基于雙通道DSP+FPGA的數(shù)字信號處理系統(tǒng).pdf_第1頁
已閱讀1頁，還剩64頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、數(shù)字信號處理廣泛應(yīng)用于各種科學(xué)和技術(shù)領(lǐng)域中,在如今的數(shù)字信號處理中越來越重要的作用。隨著信息技術(shù)、大規(guī)模集成電路和計算機的飛速發(fā)展,數(shù)字信號處理技術(shù)取得了快速的發(fā)展。尤其是專用數(shù)字信號處理器DSP和大規(guī)?？删幊唐骷﨔PGA的發(fā)展更是促進了數(shù)字信號處理系統(tǒng)設(shè)計的快速發(fā)展。
　　本文介紹了數(shù)字信號處理系統(tǒng)目前發(fā)展的現(xiàn)狀,以導(dǎo)航領(lǐng)域的數(shù)字處理作為應(yīng)用背景,經(jīng)過研究制定設(shè)計方案,對各個模塊電路進行設(shè)計,開發(fā)了基于雙通道DSP+FPGA的數(shù)

2、字信號處理系統(tǒng)的硬件平臺。平臺應(yīng)用中,DSP主要負責(zé)數(shù)據(jù)的處理和與外部的SRIO通信、FPGA主要負責(zé)調(diào)制解調(diào)、編解碼、信號實時處理與通道控制等功能,兩者結(jié)合實現(xiàn)優(yōu)勢互補,充分發(fā)揮DSP的高性能和FPGA的靈活性;同時該硬件平臺對外提供SRIO接口和LVDS接口,實現(xiàn)系統(tǒng)的快速數(shù)據(jù)交換功能;FPGA數(shù)據(jù)配置采用CPLD與FLASH結(jié)合的方式模擬并行配置模式,可以通過DSP實現(xiàn)在線加載的功能。
　　研究表明,基于雙通道DSP+FPG

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論