eda課后答案

1、第一章名詞解釋：(1)EDA(2)VHDL(3)FPGA(4)ASIC(5)CPLD填空303頁例9411EDA技術(shù)與ASIC設(shè)計和FPGA開發(fā)有什么關(guān)系答：利用EDA技術(shù)進行電子系統(tǒng)設(shè)計的最后目標是完成專用集成電路ASIC的設(shè)計和實現(xiàn)；FPGA和CPLD是實現(xiàn)這一途徑的主流器件。FPGA和CPLD通常也被稱為可編程專用IC，或可編程ASIC。FPGA和CPLD的應(yīng)用是EDA技術(shù)有機融合軟硬件電子設(shè)計技術(shù)、SoC（片上系統(tǒng)）和ASIC設(shè)

2、計，以及對自動設(shè)計與自動實現(xiàn)最典型的詮釋。12與軟件描述語言相比，VHDL有什么特點P6答：編譯器將軟件程序翻譯成基于某種特定CPU的機器代碼，這種代碼僅限于這種CPU而不能移植，并且機器代碼不代表硬件結(jié)構(gòu)，更不能改變CPU的硬件結(jié)構(gòu)，只能被動地為其特定的硬件電路結(jié)構(gòu)所利用。綜合器將VHDL程序轉(zhuǎn)化的目標是底層的電路結(jié)構(gòu)網(wǎng)表文件，這種滿足VHDL設(shè)計程序功能描述的電路結(jié)構(gòu)，不依賴于任何特定硬件環(huán)境；具有相對獨立性。綜合器在將VHDL(硬

3、件描述語言)表達的電路功能轉(zhuǎn)化成具體的電路結(jié)構(gòu)網(wǎng)表過程中，具有明顯的能動性和創(chuàng)造性，它不是機械的一一對應(yīng)式的“翻譯”，而是根據(jù)設(shè)計庫、工藝庫以及預(yù)先設(shè)置的各類約束條件，選擇最優(yōu)的方式完成電路結(jié)構(gòu)的設(shè)計。l3什么是綜合有哪些類型綜合在電子設(shè)計自動化中的地位是什么什么是綜合答：在電子設(shè)計領(lǐng)域中綜合的概念可以表示為：將用行為和功能層次表達的電子系統(tǒng)轉(zhuǎn)換為低層次的便于具體實現(xiàn)的模塊組合裝配的過程。有哪些類型答：(1)從自然語言轉(zhuǎn)換到VHDL語言

4、算法表示，即自然語言綜合。(2)從算法表示轉(zhuǎn)換到寄存器傳輸級(RegisterTransptLevel，RTL)，即從行為域到結(jié)構(gòu)域的綜合，即行為綜合。(3)從RTL級表示轉(zhuǎn)換到邏輯門(包括觸發(fā)器)的表示，即邏輯綜合。(4)從邏輯門表示轉(zhuǎn)換到版圖表示(ASIC設(shè)計)，或轉(zhuǎn)換到FPGA的配置網(wǎng)表文件，可稱為版圖綜合或結(jié)構(gòu)綜合。綜合在電子設(shè)計自動化中的地位是什么答：是核心地位（見圖13）。綜合器具有更復(fù)雜的工作環(huán)境，綜合器在接受VHDL程序

5、并準備對其綜合前，必須獲得與最終實現(xiàn)設(shè)計電路硬件特征相關(guān)的工藝庫信息，以及獲得優(yōu)化綜合的諸多約束條件信息；根據(jù)工藝庫和約束條件信息，將VHDL程序轉(zhuǎn)化成電路實現(xiàn)的相關(guān)信息。14在EDA技術(shù)中，自頂向下的設(shè)計方法的重要意義是什么P7~10答：在EDA技術(shù)應(yīng)用中，自頂向下的設(shè)計方法，就是在整個設(shè)計流程中各設(shè)計環(huán)節(jié)逐步求精的過程。15IP在EDA技術(shù)的應(yīng)用和發(fā)展中的意義是什么P11~12答：IP核具有規(guī)范的接口協(xié)議，良好的可移植與可測試性，為

6、系統(tǒng)開發(fā)提供了可靠的保答：GAL、CPLD之類都是基于乘積項的可編程結(jié)構(gòu)；即包含有可編程與陣列和固定的或陣列的PAL（可編程陣列邏輯）器件構(gòu)成。33什么是基于查找表的可編程邏輯結(jié)構(gòu)P40~41答：FPGA（現(xiàn)場可編程門陣列）是基于查找表的可編程邏輯結(jié)構(gòu)。34FPGA系列器件中的LAB有何作用答：FPGA（CycloneCycloneII）系列器件主要由邏輯陣列塊LAB、嵌入式存儲器塊（EAB）、IO單元、嵌入式硬件乘法器和PLL等模塊構(gòu)

7、成；其中LAB（邏輯陣列塊）由一系列相鄰的LE（邏輯單元）構(gòu)成的；FPGA可編程資源主要來自邏輯陣列塊LAB。35與傳統(tǒng)的測試技術(shù)相比，邊界掃描技術(shù)有何優(yōu)點P47~50答：使用BST（邊界掃描測試）規(guī)范測試，不必使用物理探針，可在器件正常工作時在系統(tǒng)捕獲測量的功能數(shù)據(jù)。克服傳統(tǒng)的外探針測試法和“針床”夾具測試法來無法對IC內(nèi)部節(jié)點無法測試的難題。36解釋編程與配置這兩個概念。P58答：編程：基于電可擦除存儲單元的EEPROM或Flash

8、技術(shù)。CPLD一股使用此技術(shù)進行編程。CPLD被編程后改變了電可擦除存儲單元中的信息，掉電后可保存。電可擦除編程工藝的優(yōu)點是編程后信息不會因掉電而丟失，但編程次數(shù)有限，編程的速度不快。配置：基于SRAM查找表的編程單元。編程信息是保存在SRAM中的，SRAM在掉電后編程信息立即丟失，在下次上電后，還需要重新載入編程信息。大部分FPGA采用該種編程工藝。該類器件的編程一般稱為配置。對于SRAM型FPGA來說，配置次數(shù)無限，且速度快；在加電

9、時可隨時更改邏輯；下載信息的保密性也不如電可擦除的編程。37請參閱相關(guān)資料，并回答問題：按本章給出的歸類方式，將基于乘積項的可編程邏輯結(jié)構(gòu)的PLD器件歸類為CPLD；將基于查找表的可編程邏輯結(jié)構(gòu)的PLD器什歸類為FPGA，那么，APEX系列屬于什么類型PLD器件MAXII系列又屬于什么類型的PLD器件為什么P54~56答：APEX(AdvancedLogicElementMatrix)系列屬于FPGA類型PLD器件；編程信息存于SRAM