高性能通用處理器核的低功耗技術(shù)研究.pdf

1、處理器是現(xiàn)代各種計(jì)算機(jī)設(shè)備的核心，一直以來高性能通用處理器的發(fā)展代表和反映了集成電路業(yè)芯片設(shè)計(jì)的最高水平。隨著集成電路進(jìn)入深亞微米及納米級(jí)工藝后，高性能通用處理器的設(shè)計(jì)面臨著一系列新的難題，而功耗就是其中至關(guān)重要的一方面。處理器芯片的功耗不但在很大程度上影響著處理器的性能、封裝、測(cè)試以及系統(tǒng)可靠性等，還在很大程度上決定著片上系統(tǒng)以及未來多核處理器設(shè)計(jì)的發(fā)展方向，功耗問題開始成為阻礙目前高性能通用處理器深入發(fā)展的最主要因素之一，甚至被業(yè)界

2、人士認(rèn)為是對(duì)摩爾定律的一大挑戰(zhàn)。 本文針對(duì)當(dāng)前高性能通用處理器設(shè)計(jì)，結(jié)合龍芯2號(hào)高性能通用CPU的研制，對(duì)高性能通用處理器核的低功耗技術(shù)進(jìn)行研究，提出了一系列實(shí)用有效的低功耗技術(shù)和方法。本文的主要貢獻(xiàn)如下： 1．提出了加速門級(jí)功耗仿真與分析的方法。一方面針對(duì)電路工作狀態(tài)下的動(dòng)態(tài)功耗，提出了信號(hào)仿真統(tǒng)計(jì)與概率傳遞相結(jié)合的功耗計(jì)算思想，使得門級(jí)功耗仿真速度與傳統(tǒng)的功耗仿真方式相比能夠提高一個(gè)數(shù)量級(jí)以上；另一方面針對(duì)電路不工作狀態(tài)下的靜態(tài)功

3、耗，提出了基于改進(jìn)的模擬退火算法的峰值功耗評(píng)估方法，利用此方法能夠快速地得到電路的峰值靜態(tài)功耗并為低功耗設(shè)計(jì)提供最小漏電狀態(tài)的輸入向量；2．提出了低功耗的時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)方法。通過對(duì)高性能通用處理器中時(shí)序邏輯特點(diǎn)的詳細(xì)分析，提出采用帶門控使能的多比特觸發(fā)器設(shè)計(jì)方法來降低時(shí)鐘功耗。一方面利用帶門控使能的觸發(fā)器電路降低時(shí)鐘節(jié)點(diǎn)的平均翻，另一方面通過多比特觸發(fā)器的采用進(jìn)一步降低了時(shí)鐘樹規(guī)模，從而在不增加ASIC物理設(shè)計(jì)復(fù)雜度的情況下大大降低了龍芯

4、處理器的時(shí)鐘網(wǎng)絡(luò)功耗： 3．提出了亂序多發(fā)射隊(duì)列的低功耗結(jié)構(gòu)。針對(duì)龍芯2號(hào)發(fā)射隊(duì)列的設(shè)計(jì)特點(diǎn)，提出了一種變?nèi)嗦?lián)比較為部分相聯(lián)比較的低功耗結(jié)構(gòu)，在有效保證處理器性能的基礎(chǔ)上實(shí)現(xiàn)了發(fā)射隊(duì)列的低功耗設(shè)計(jì)。并進(jìn)一步提出通過減少偵聽浮點(diǎn)總線的項(xiàng)數(shù)以及減少指令立即數(shù)域的保存等方法減少發(fā)射隊(duì)列中相應(yīng)部分的開銷，有效降低了面積和功耗； 4．提出了物理寄存器堆的低功耗訪問方法。首先結(jié)合龍芯2號(hào)物理寄存器堆的電路設(shè)計(jì)，提出了多讀寫端口物理寄存器堆的

5、結(jié)構(gòu)級(jí)功耗模型。基于該模型，本文對(duì)物理寄存器堆的讀寫功耗進(jìn)行了優(yōu)化，提出了降低物理寄存器堆讀寫功耗的一系列實(shí)用性方法，使得龍芯2號(hào)物理寄存器堆的功耗降低約一半左右； 5.提出了高性能、低功耗的功能部件設(shè)計(jì)方法。首先提出了操作數(shù)隔離技術(shù)與輸入向量控制技術(shù)相結(jié)合的低功耗設(shè)計(jì)方法，在減少功能部件動(dòng)態(tài)功耗的同時(shí)進(jìn)一步降低了靜態(tài)功耗，因此更加適用于目前深亞微米級(jí)的低功耗設(shè)計(jì)。特別地，本文進(jìn)一步結(jié)合具體算法的創(chuàng)新，提出了功能部件中的高性能、

6、低功耗浮點(diǎn)加減運(yùn)算結(jié)構(gòu)以及高能效的定、浮點(diǎn)乘法運(yùn)算結(jié)構(gòu)。 以上成果可以使得以龍芯2號(hào)高性能通用處理器核為基本研究對(duì)象的各模塊功耗平均降低一半左右，其中大部分成果不但適用于龍芯處理器設(shè)計(jì)，對(duì)于其它通用處理器設(shè)計(jì)也同樣適用。本文結(jié)合了作者及其項(xiàng)目組同事在龍芯處理器研制方面多年來的邏輯設(shè)計(jì)與物理設(shè)計(jì)經(jīng)驗(yàn)，并以真實(shí)的處理器模塊為實(shí)驗(yàn)對(duì)象，因此提出的相關(guān)低功耗方法有著較強(qiáng)的實(shí)用性，部分低功耗設(shè)計(jì)策略已在龍芯2號(hào)中得到應(yīng)用，并將在未來的龍芯