高性能、低功耗VLIW結(jié)構(gòu)數(shù)字信號(hào)處理器（DSP）的研究：模型、算法與工程實(shí)踐.pdf

1、移動(dòng)計(jì)算和數(shù)字多媒體的應(yīng)用成為后PC時(shí)代的趨勢(shì)已經(jīng)是一個(gè)不爭(zhēng)的事實(shí)，數(shù)字集成電路不斷向?qū)Ｓ没l(fā)展。面對(duì)大規(guī)模的數(shù)據(jù)量、計(jì)算量的需求，應(yīng)用工程師發(fā)現(xiàn)各種處理器的功耗無(wú)法滿足他們的設(shè)計(jì)要求，漫長(zhǎng)的開(kāi)發(fā)周期與設(shè)計(jì)收斂并快速上市成為一對(duì)無(wú)法調(diào)和的矛盾。為了解決這一問(wèn)題，在低功耗設(shè)計(jì)領(lǐng)域，研究人員對(duì)門(mén)控時(shí)鐘展開(kāi)了大量的研究，它的基本思想是：通過(guò)減少數(shù)字電路的無(wú)效翻轉(zhuǎn)次數(shù)來(lái)實(shí)現(xiàn)動(dòng)態(tài)功耗減少的目的。在具體的實(shí)現(xiàn)上，當(dāng)前主流的方式集中在電路級(jí)，通過(guò)對(duì)數(shù)

2、字電路的邏輯進(jìn)行分析，自動(dòng)化的插入門(mén)控邏輯進(jìn)行優(yōu)化。此外，由于芯片規(guī)模和功耗的不斷增加，帶來(lái)測(cè)試的復(fù)雜度的增加，芯片在測(cè)試過(guò)程中損壞的風(fēng)險(xiǎn)大大增加。高強(qiáng)度的測(cè)試電流和過(guò)熱往往導(dǎo)致在測(cè)試過(guò)程中對(duì)正常的芯片產(chǎn)生永久性破壞。此外，在供電回路的電源和地之間高密度的電流變化產(chǎn)生的噪聲干擾到電路的正常工作，這導(dǎo)致正常的芯片在測(cè)試過(guò)程中失效，帶來(lái)生產(chǎn)良品率下降。針對(duì)可測(cè)試設(shè)計(jì)的低功耗設(shè)計(jì)技術(shù)成為研究人員的關(guān)注焦點(diǎn)，希望能夠提出新的設(shè)計(jì)方法和流程，它們

3、能夠?qū)ΜF(xiàn)有的主流設(shè)計(jì)方法不進(jìn)行大的改動(dòng)，實(shí)現(xiàn)最小代價(jià)地與當(dāng)前的設(shè)計(jì)流程連接。 本文首先介紹在處理器低功耗設(shè)計(jì)方面的基本概念和主要的研究?jī)?nèi)容，然后對(duì)其中的四個(gè)關(guān)鍵性問(wèn)題進(jìn)行研究，它們是，可復(fù)用的VLIW數(shù)字信號(hào)處理器原型、低功耗門(mén)控體系結(jié)構(gòu)、有效的指令系統(tǒng)擴(kuò)展、低功耗可測(cè)試性技術(shù)和設(shè)計(jì)方法學(xué)。為了驗(yàn)證從原型到低功耗設(shè)計(jì)的有效性，我們基于TSMC0.18微米工藝的技術(shù)對(duì)我們?cè)O(shè)計(jì)的低功耗DSP原型-Ares進(jìn)行電路仿真，結(jié)果證實(shí)了用我

4、們的方法，能夠?qū)崿F(xiàn)以較小的代價(jià)獲得非常有效的功耗性能。針對(duì)當(dāng)前日益標(biāo)準(zhǔn)化的視頻編解碼算法和通訊編碼系統(tǒng)，我們對(duì)DSP的指令系統(tǒng)進(jìn)行了有效地?cái)U(kuò)展，通過(guò)增加小代價(jià)的專用微體系結(jié)構(gòu)有效提升DSP的運(yùn)算效率。為了驗(yàn)證我們提出的基于分割的低功耗可測(cè)試性設(shè)計(jì)技術(shù)的有效性，我們?cè)谝豢罨赥SMC0.18微米的ARM9 SOC芯片的可測(cè)試性設(shè)計(jì)上應(yīng)用了這一方法，實(shí)驗(yàn)結(jié)果證實(shí)了在測(cè)試過(guò)程中，我們獲得了理想的測(cè)試覆蓋率和較高的良品率。 本文的貢獻(xiàn)和

5、創(chuàng)新性工作主要體現(xiàn)在以下幾個(gè)方面： ·提出一種超長(zhǎng)指令字DSP的虛擬原型，該原型具有一定的RISC結(jié)構(gòu)特點(diǎn)，可看成是具有多個(gè)RISC微結(jié)構(gòu)的并行處理器結(jié)構(gòu)。該微結(jié)構(gòu)試圖將一個(gè)已有的VLIW指令系統(tǒng)映射為一個(gè)由多個(gè)可擴(kuò)展的RISC結(jié)構(gòu)組成的靜態(tài)超標(biāo)量結(jié)構(gòu)，在此基礎(chǔ)上，我們實(shí)現(xiàn)了命名為Ares的16位指令系統(tǒng)的VLIW結(jié)構(gòu)。 ·在Ares結(jié)構(gòu)的基礎(chǔ)上提出了一套減少無(wú)效時(shí)鐘翻轉(zhuǎn)的有效方法，把流水線的動(dòng)態(tài)功耗降低到最小。提出了基

6、于資源沖突監(jiān)測(cè)的早期預(yù)測(cè)算法，對(duì)每一條獨(dú)立通道的各級(jí)流水線結(jié)構(gòu)進(jìn)行了優(yōu)化，同時(shí)給出了一個(gè)完整的Ares的時(shí)鐘布局結(jié)構(gòu)，實(shí)驗(yàn)數(shù)據(jù)顯示了該算法能夠在有限的附加電路的代價(jià)下實(shí)現(xiàn)非常顯著的動(dòng)態(tài)功耗優(yōu)化。 ·針對(duì)DSP的視頻編解碼和通訊編解碼應(yīng)用，提出了更高效的DSP指令擴(kuò)展的方式以及高性能、低開(kāi)銷(xiāo)的微體系結(jié)構(gòu)。提出了一種高性能、低開(kāi)銷(xiāo)的SAD微體系結(jié)構(gòu)、一種高性能的AVS整數(shù)反變換結(jié)構(gòu)和一種針對(duì)超長(zhǎng)BCH碼的高密度糾錯(cuò)結(jié)構(gòu)。 ·