高速電路板與封裝的電源完整性協(xié)同分析與設(shè)計研究.pdf

1、隨著電子技術(shù)的飛速發(fā)展，芯片的集成度越來越高，而供電電壓越來越低，電源和地電位的波動會給高速電路系統(tǒng)的性能帶來十分嚴重的影響。因此，電源完整性的分析與設(shè)計成為了電子電路設(shè)計的重點研究方向。
　　芯片封裝與電路板通過焊點連接，焊點的排布對電路系統(tǒng)的電源完整性有重要影響。在分析電子電路的電源完整性問題時，由于封裝中的焊球和電路板的尺度不同，采用全波方法進行分析時，面臨分析效率低的問題。基于此，本文采用分布等效電路和集總等效電路相結(jié)合的

2、RLCG（電阻電感電容電導）電路模型，對BGA封裝與PCB電路板進行協(xié)同分析，與全波仿真方法相比，計算時間大大降低。此外，利用商業(yè)軟件 SIwave，對 BGA封裝的電源焊球和地焊球排布進行了設(shè)計優(yōu)化，并提出了一些電源/地焊球的布局準則。
　　為了抑制電源/地平面的地彈噪聲，本文在對電磁帶隙結(jié)構(gòu)基本原理的研究基礎(chǔ)上，設(shè)計并加工了一種新型混合型電磁帶隙結(jié)構(gòu)。相比文獻中提出的蜿蜒型電磁帶隙結(jié)構(gòu)與L型電磁帶隙結(jié)構(gòu)，所提電磁帶隙結(jié)構(gòu)具有更