高速電路及封裝的電熱協(xié)同分析.pdf

1、高速電路的設(shè)計中,芯片結(jié)構(gòu)的尺寸和信號傳輸?shù)乃俣仍絹碓礁?與之相伴的,功率密度越來越大,工作溫度日益升高,電路的穩(wěn)定性遭遇越來越多的挑戰(zhàn)。功耗和熱問題可能會導致電路性能的下降甚至設(shè)備的損毀,研究表明,超過50％的芯片故障來源于過熱問題。集成電路芯片工作中的功耗引起溫度的升高,而很多電參數(shù)和電現(xiàn)象受溫度影響而導致功耗變化,這種電和熱效應(yīng)的相互影響可能會進一步惡化芯片的工作環(huán)境。因此,在高速電路及封裝結(jié)構(gòu)中進行準確的電熱分析具有關(guān)鍵的指導作

2、用。
　　隨著CMOS工藝的代代發(fā)展,功耗一般也隨著晶體管密度和傳輸速率的增長而成比例增加,但是當器件的特征尺寸進入納米級(<100nm)后,漏功耗成為整個功耗中不可忽視的部分。而漏功耗與溫度具有很強的正相關(guān)性,惡化了芯片的功耗問題。本文以CMOS反相器為代表,對深亞微米工藝下CMOS門電路功耗的溫度特性進行了分析。并引入典型微處理器進行了熱場分析;根據(jù)分析結(jié)果通過電熱耦合迭代法對典型的微處理器封裝結(jié)構(gòu)進行穩(wěn)態(tài)熱場的仿真。結(jié)果顯示

3、這種方法速度快,精度高,并且由于考慮了最新工藝水平下靜態(tài)功耗的影響,使得結(jié)果準確性更好。
　　由于封裝結(jié)構(gòu)特征尺寸的縮小和密度的增大,互連在電路性能中起到了越來越重要的作用。本文對高速互連電路引入了一種基于時域有限差分法(FDTD)的瞬態(tài)電熱分析方法。這種方法通過傳輸線方程來計算電信號的瞬態(tài)響應(yīng),準確估計高速互連情形下電場的分布;用熱傳導方程來估計對應(yīng)的熱效應(yīng),通過電和熱的對應(yīng)關(guān)系,引進了基于熱傳輸線等效的方法來對互連結(jié)構(gòu)傳熱過程