2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩7頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、1《EDAEDA技術(shù)應(yīng)用》課程標(biāo)準(zhǔn)技術(shù)應(yīng)用》課程標(biāo)準(zhǔn)一、概述一、概述(一)、課程性質(zhì):EDA技術(shù)是以計算機(jī)為工作平臺、以硬件描述語言(VHDLVerilogHDL)為設(shè)計語言、以可編程器件(CPLDFPGA)為實驗載體、以ASICSOC芯片為目標(biāo)器件、進(jìn)行必要的元件建模和系統(tǒng)仿真的電子產(chǎn)品自動化設(shè)計過程。它是一種高級、快速、有效的電子設(shè)計自動化工具。掌握EDA技術(shù)是培養(yǎng)高素質(zhì)高技能電子產(chǎn)品設(shè)計人才的需要,是現(xiàn)代集成電路及電子整機(jī)系統(tǒng)設(shè)計

2、科技創(chuàng)新和產(chǎn)業(yè)發(fā)展的關(guān)鍵技術(shù)。掌握EDA技術(shù),是走向市場、走向社會、走向國際的基本技能。開展《EDA技術(shù)與應(yīng)用》教學(xué),適應(yīng)電子系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化發(fā)展的需要,滿足社會對高技能人才日益增長的需求,為創(chuàng)新性人才的培養(yǎng)打下良好基礎(chǔ)己迫在眉睫。根據(jù)上述設(shè)想決定開設(shè)EDA技術(shù)課程,并定名為《EDA技術(shù)應(yīng)用》。(二)課程基本理念:本課程是應(yīng)用電子技術(shù)專業(yè)的專業(yè)課,要求學(xué)生通過本課程的學(xué)習(xí)和實驗,初步掌握常用EDA工具的使用方法、FP

3、GA的開發(fā)技術(shù)以及VHDL語言的編程方法。能比較熟練地使用QuartusII等常用EDA軟件對FPGA和CPLD作一些簡單電路系統(tǒng)的設(shè)計,同時能較好地使用VHDL語言設(shè)計簡單的邏輯電路和邏輯系統(tǒng),學(xué)會行為仿真、時序仿真和硬件測試技術(shù),為現(xiàn)代EDA工程技術(shù)的進(jìn)一步學(xué)習(xí),ASIC器件設(shè)計以及超大規(guī)模集成電路設(shè)計奠定基礎(chǔ)。在《EDA技術(shù)應(yīng)用》專業(yè)教室進(jìn)行專業(yè)課程的學(xué)習(xí),學(xué)習(xí)可借助專業(yè)教室完善的硬件功能,直接完主要的實訓(xùn)任務(wù),真正做到“學(xué)以致用

4、”,從而完全克服了傳統(tǒng)教學(xué)模式中專業(yè)課教學(xué)與實訓(xùn)在空間和時間上脫節(jié)的弊端。(三)、課程設(shè)計思路:本課程通過《EDA技術(shù)應(yīng)用》專業(yè)教室的環(huán)境,為學(xué)生提供“用理論及時指導(dǎo)實踐,用實踐驗證理論”良好機(jī)會,有利于提高教學(xué)效果;同時由于專業(yè)教室在設(shè)置時就充分考慮了行業(yè)的主流技術(shù)以及崗位能力的需求,學(xué)生在專業(yè)教室學(xué)習(xí),即可直接獲取綜合職業(yè)技能,利于實現(xiàn)以就業(yè)為導(dǎo)向的培養(yǎng)目標(biāo)。本課程的教學(xué)中注重理論教學(xué)與實踐教學(xué)相結(jié)合,將教學(xué)內(nèi)容的知識點(diǎn)分為了解、理

5、解、掌握、熟悉幾個層次,將技能和能力實踐分為學(xué)會、懂得、熟練幾個層次,以實例講解基本理論,加強(qiáng)現(xiàn)場技能培訓(xùn)、重點(diǎn)培養(yǎng)學(xué)生的掌握綜合電路設(shè)計能力。突出新技術(shù)、新知識、新技能、新產(chǎn)品的學(xué)習(xí)。重點(diǎn)分析具有代表性的典型應(yīng)用,將傳授知識和技能貫穿與實踐指導(dǎo)中,避免成為單一的講授或單一的操作指導(dǎo)。通過安排典型電路實例的安裝制作,綜合地應(yīng)用理論知識學(xué)習(xí)和對實際電路的認(rèn)識,達(dá)到對常用EDA工具的使用與VHDL語言的編程方法的全面認(rèn)識和把握。本課程標(biāo)準(zhǔn)的

6、總體設(shè)計思路:變?nèi)问秸n程體系為任務(wù)引領(lǐng)型課程體系,打破傳統(tǒng)的文化基礎(chǔ)課、專業(yè)3二、課程目標(biāo)二、課程目標(biāo)通過任務(wù)引領(lǐng)型的項目活動,使學(xué)生掌握電子EDA設(shè)計技術(shù)的基本知識和基本技能,具有邏輯思維能力、學(xué)習(xí)新技術(shù)的能力。能解決生產(chǎn)與應(yīng)用中的實際問題,完成本專業(yè)相關(guān)崗位的工作任務(wù)。通過對本課程的學(xué)習(xí),學(xué)生能較好地掌握全新的硬件電子系統(tǒng)的設(shè)計技術(shù),更深刻地了解計算機(jī)軟件語言與硬件語言實現(xiàn)的現(xiàn)代電子系統(tǒng)設(shè)計能力。通過理論學(xué)習(xí)與實踐設(shè)計鍛煉的緊密結(jié)

7、合,提高理論與工程實際相結(jié)合的能力,為未來進(jìn)一步的學(xué)習(xí)和工作實踐奠定良好基礎(chǔ)。三、內(nèi)容標(biāo)準(zhǔn)三、內(nèi)容標(biāo)準(zhǔn)(一)概論介紹現(xiàn)代EDA技術(shù),VHDL概況,介紹自頂向下的系統(tǒng)設(shè)計方法以及FPGA和CPLD的基本技術(shù),要求對現(xiàn)代EDA技術(shù)及實現(xiàn)工具的使用方法和發(fā)展情況有一初步了解。(二)EDA設(shè)計流程及工具首先介紹基于EDA軟件的FPGACPLD開發(fā)流程和ASIC設(shè)計流程,然后分別介紹與這些設(shè)計流程中各環(huán)節(jié)密切相關(guān)的EDA工具軟件,最后簡述Quar

8、tusII的基本情況和IP。(三)FPGACPLD結(jié)構(gòu)與應(yīng)用主要介紹幾類常用的大規(guī)模可編程邏輯器件的結(jié)構(gòu)和工作原理。對CPLD的乘積項原理和FPGA的查找表原理分別進(jìn)行剖析。最后介紹相關(guān)的編程下載和測試技術(shù)。(四)VHDL設(shè)計初步通過數(shù)個簡單、完整而典型的VHDL設(shè)計示例,使學(xué)生初步了解用VHDL表達(dá)和設(shè)計電路的方法,并對由此而引出的VHDL語言現(xiàn)象和語句規(guī)則能逐步趨向系統(tǒng)的了解。(五)QuartusII應(yīng)用向?qū)ㄟ^實例,詳細(xì)介紹基于Q

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論