2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩29頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)(論文)報(bào)告用紙第1頁(yè)共30頁(yè)引言鎖相的概念是在19世紀(jì)30年代提出的,而且很快在電子學(xué)和通信領(lǐng)域中獲得廣泛應(yīng)用。盡管基本鎖相環(huán)的從開始出現(xiàn)幾乎保持原樣,但是使用不同的技術(shù)制作及滿足不同的應(yīng)用要求,鎖相環(huán)的實(shí)現(xiàn)對(duì)于特定的設(shè)計(jì)還是蠻大的挑戰(zhàn)。鎖相環(huán)在通信、雷達(dá)、測(cè)量和自動(dòng)化控制等領(lǐng)域應(yīng)用極為廣泛,已經(jīng)成為各種電子設(shè)備中必不可少的基本部件。隨著電子技術(shù)向數(shù)字化方向發(fā)展,需要采用數(shù)字方式實(shí)現(xiàn)信號(hào)的鎖相處理。鎖相環(huán)技術(shù)在

2、眾多領(lǐng)域得到了廣泛的應(yīng)用。如信號(hào)處理,調(diào)制解調(diào),時(shí)鐘同步,倍頻,頻率綜合等都應(yīng)用到了鎖相環(huán)技術(shù)。傳統(tǒng)的鎖相環(huán)由模擬電路實(shí)現(xiàn),而全數(shù)字鎖相環(huán)(DPLL)與傳統(tǒng)的模擬電路實(shí)現(xiàn)的鎖相環(huán)相比,具有精度高且不受溫度和電壓影響,環(huán)路帶寬和中心頻率編程可調(diào),易于構(gòu)建高階鎖相環(huán)等優(yōu)點(diǎn),并且應(yīng)用在數(shù)字系統(tǒng)中時(shí),不需AD及DA轉(zhuǎn)換。隨著通訊技術(shù)、集成電路技術(shù)的飛速發(fā)展和系統(tǒng)芯片(SoC)的深入研究,全數(shù)字鎖相環(huán)必然會(huì)在其中得到更為廣泛的應(yīng)用。因此,對(duì)全數(shù)字

3、鎖相環(huán)的研究和應(yīng)用得到了越來越多的關(guān)注。傳統(tǒng)的數(shù)字鎖相環(huán)系統(tǒng)是希望通過采用具有低通特性的環(huán)路濾波器,獲得穩(wěn)定的振蕩控制數(shù)據(jù)。對(duì)于高階全數(shù)字鎖相環(huán),其數(shù)字濾波器常常采用基于DSP的運(yùn)算電路。這種結(jié)構(gòu)的鎖相環(huán),當(dāng)環(huán)路帶寬很窄時(shí),環(huán)路濾波器的實(shí)現(xiàn)將需要很大的電路量,這給專用集成電路的應(yīng)用和片上系統(tǒng)SOC(systemonchip)的設(shè)計(jì)帶來一定困難。另一種類型的全數(shù)字鎖相環(huán)是采用脈沖序列低通濾波計(jì)數(shù)電路作為環(huán)路濾波器,如隨機(jī)徘徊序列濾波器、先

4、N后M序列濾波器等。這些電路通過對(duì)鑒相模塊產(chǎn)生的相位誤差脈沖進(jìn)行計(jì)數(shù)運(yùn)算,獲得可控振蕩器模塊的振蕩控制參數(shù)。由于脈沖序列低通濾波計(jì)數(shù)方法是一個(gè)比較復(fù)雜的非線性處理過程,難以進(jìn)行線性近似,因此,無法采用系統(tǒng)傳遞函數(shù)的分析方法確定鎖相環(huán)的設(shè)計(jì)參數(shù)。不能實(shí)現(xiàn)對(duì)高階數(shù)字鎖相環(huán)性能指標(biāo)的解藕控制和分析,無法滿足較高的應(yīng)用需求。由于數(shù)字電子技術(shù)的迅速發(fā)展,尤其是數(shù)字計(jì)算和信號(hào)處理技術(shù)在多媒體、自動(dòng)化、儀器儀表、通訊等領(lǐng)域的廣泛應(yīng)用,用數(shù)字電路處理模

5、擬信號(hào)的情況日益普遍。所以模擬信號(hào)數(shù)字化是信息技術(shù)的發(fā)展趨勢(shì),而數(shù)字鎖相環(huán)在其中扮演著重要角色。近年來,隨著VLSI技術(shù)的發(fā)展隨著大規(guī)模、超高速集成電路的飛速發(fā)展數(shù)字系統(tǒng)的集成度和邏輯速度越來越高這使得數(shù)字鎖相環(huán)在數(shù)字通信、控制工程及無線電電子學(xué)的各個(gè)領(lǐng)域中的應(yīng)用也越來越廣泛。數(shù)字鎖相環(huán)路已在數(shù)字通信、無線電電子學(xué)及電力系統(tǒng)自動(dòng)化等領(lǐng)域中得到了極為廣泛的應(yīng)用。隨著集成電路技術(shù)的發(fā)展,不僅能夠制成頻率較高的單片集成鎖相環(huán)路,而且可以把整個(gè)

6、系統(tǒng)集成到一個(gè)芯片上去。在基于FPGA的通信電路中,可以把全數(shù)字鎖相環(huán)路作為一個(gè)功能模塊嵌入FPGA中,構(gòu)桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)(論文)報(bào)告用紙第3頁(yè)共30頁(yè)目前鎖相環(huán)主要有模擬鎖相環(huán),數(shù)字鎖相環(huán)以及有記憶能力(微機(jī)控制)鎖相環(huán)。1.1模擬鎖相環(huán)的基本結(jié)構(gòu)及工作原理1.1.1模擬鎖相環(huán)的基本結(jié)構(gòu)鎖相環(huán)路是一種反饋電路,鎖相環(huán)的英文全稱是PhaseLockedLoop簡(jiǎn)稱PLL。模擬鎖相環(huán)通常由鑒相器(PD)、環(huán)路濾波器(LF)和壓控振

7、蕩器(VCO)三部分組成,鎖相環(huán)組成的原理框圖如圖所示。輸入信號(hào)fintUdUc重構(gòu)信號(hào)fout圖1.1鎖相環(huán)結(jié)構(gòu)框圖鎖相環(huán)中的鑒相器又稱為相位比較器,它的作用是檢測(cè)輸入信號(hào)和輸出信號(hào)的相位差,并將檢測(cè)出的相位差信號(hào)轉(zhuǎn)換成Ud(t)電壓信號(hào)輸出,該信號(hào)經(jīng)低通濾波器濾波后形成壓控振蕩器的控制電壓Uc(t),對(duì)振蕩器輸出信號(hào)的頻率實(shí)施控制。1.1.2模擬鎖相環(huán)的工作原理鎖相環(huán)其作用是使得電路上的時(shí)鐘和某一外部時(shí)鐘的相位同步。因鎖相環(huán)可以實(shí)現(xiàn)

8、輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤,所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中,當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí),輸出電壓與輸入電壓保持固定的相位差值,即輸出電壓與輸入電壓的相位被鎖住,這就是鎖相環(huán)名稱的由來。在數(shù)據(jù)采集系統(tǒng)中,鎖相環(huán)是一種非常有用的同步技術(shù),因?yàn)橥ㄟ^鎖相環(huán),可以使得不同的數(shù)據(jù)采集板共享同一個(gè)采樣時(shí)鐘。因此,所有各自的本地時(shí)基的相位都是同步的,從而采樣時(shí)鐘也是同步的。因?yàn)槊繅K板卡的采樣時(shí)鐘都是同步的,所

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論