版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、基于基于ADF4351ADF4351和PLLPLL的頻率合成器原理介紹的頻率合成器原理介紹頻率合成器頻率合成器:將一個高精確度和高穩(wěn)定度的標(biāo)準(zhǔn)參考頻率,經(jīng)過混頻、倍頻與分頻等對它進(jìn)行加、減、乘、除的四則運算,最終產(chǎn)生大量的具有同樣精確度和穩(wěn)定度的頻率。PLLPLL原理部分:原理部分:鎖相環(huán)是一種閉環(huán)的動態(tài)控制控制系統(tǒng),它使輸出信號(由振蕩器產(chǎn)生)能夠自動跟蹤輸入?yún)⒖夹盘?,使它們在頻率和相位上保持同步。當(dāng)鎖相環(huán)未進(jìn)入鎖定時,其輸出頻率和相
2、位均與輸入?yún)⒖夹盘柌煌?,一旦進(jìn)入鎖定狀態(tài)后,其輸出頻率與相位就會與輸入?yún)⒖夹盘栂嗤ɑ蛘哂幸粋€固定的相位差)。1、REFin接晶體振蕩器作為輸入,使用晶體振蕩器可以較好的解決輸入噪聲問題。2、鑒相器的一端輸入為Fpfd,公式如下,其中D、R、T由單片機設(shè)置,如下所示:D是倍頻器,可以改善相位噪聲性能。(R、T?)故頻率間隔為Fpfd;當(dāng)要求輸出頻率進(jìn)行小范圍變換時,要么減小Fpfd,或者將分頻比變?yōu)樾?shù)即可。ADF4351既有整數(shù)又有
3、小數(shù)分頻,通過對單片機設(shè)置INT、FRAC、MOD的數(shù)值即可進(jìn)行小數(shù)分頻。5、此時可以輸出的頻率范圍是2200M到4400M,可以通過對R分頻器的設(shè)置,使輸出低至35Mhz。6、環(huán)路濾波電路(LPF):通常為低通電路,用以濾除高頻信號。對于PLL中的環(huán)路濾波器,根據(jù)工作電路特性的不同可分為有源和無源兩種。無源濾波器主要由無源元件R、L和C組成;有源濾波器由集成運放和R、C組成,但集成運放帶寬有限,所以有源濾波電路的工作頻率難以做得很高。
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 鎖相環(huán)大綱
- 模擬鎖相環(huán)
- 全數(shù)字鎖相環(huán)的設(shè)計
- 快速跳頻鎖相環(huán)芯片ADF4193在工程實踐中的應(yīng)用.pdf
- 全數(shù)字鎖相環(huán)設(shè)計
- 鎖相環(huán)的綜合設(shè)計.pdf
- 鎖相環(huán)計算方法
- 鎖相環(huán)設(shè)計外文翻譯
- 鎖相環(huán)英文文獻(xiàn)翻譯--高速數(shù)字混合鎖相環(huán)頻率合成器
- 智能全數(shù)字鎖相環(huán)的設(shè)計
- 高階鎖相環(huán)的動力特性.pdf
- CMOS集成鎖相環(huán)設(shè)計.pdf
- 分?jǐn)?shù)分頻的鎖相環(huán).pdf
- 鎖相環(huán)pll的設(shè)計與實現(xiàn)
- 鎖相環(huán)設(shè)計技術(shù)的研究.pdf
- 鎖相環(huán)路的基本工作原理
- 抗輻射鎖相環(huán)設(shè)計.pdf
- 低噪聲鎖相環(huán)設(shè)計.pdf
- X波段鎖相環(huán)電路的設(shè)計.pdf
- 低抖動延遲鎖相環(huán)的研究.pdf
評論
0/150
提交評論