版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、目前,在無(wú)線麥克風(fēng)和無(wú)線對(duì)講機(jī)領(lǐng)域所使用的頻率合成器都是國(guó)外進(jìn)口的,而且,這些鎖相環(huán)沒(méi)有集成VCO(Voltage-Vontrolled Oscillator壓控振蕩器)和LPF(Low Pass Filter低通濾波器),這讓電路設(shè)計(jì)變得更加復(fù)雜了。
本文針對(duì)無(wú)線音頻傳輸這一領(lǐng)域,設(shè)計(jì)了一個(gè)全集成低噪聲鎖相環(huán)(PLL)。分析了鎖相環(huán)中的相位噪聲的關(guān)系和各個(gè)噪聲源對(duì)整體噪聲的貢獻(xiàn)。這個(gè)鎖相環(huán)集成了無(wú)死區(qū)鑒頻鑒相器(PFD)
2、、高對(duì)稱(chēng)性電荷泵(CP)、有緣比例環(huán)路濾波器(LPF)、低噪聲全集成壓控振蕩器和通道分頻器。本文所設(shè)計(jì)的壓控振蕩器采用鍵合線電感和2次諧波濾波器以降低其相位噪聲,工作頻率范圍無(wú)縫覆蓋1GHz到2GHz,并通過(guò)CML(Current-Mode Logic)二分頻器或者CML四分頻器分頻后得到250MHz到1GHz的正弦信號(hào)。而且,這個(gè)壓控振蕩器除了環(huán)路濾波器之外還有一個(gè)調(diào)制信號(hào)接入點(diǎn)可以作為音頻等信號(hào)的調(diào)制接口,這樣這個(gè)鎖相環(huán)外接一個(gè)功率
3、放大器(PA)就可以直接作為發(fā)射機(jī)使用了。另外,使用了一種新技術(shù)可以把環(huán)路濾波器的電容縮小到約原來(lái)的十分之一以降低成本。然后,以Global Foundry0.35um2p3m3V dual gate CMOS工藝設(shè)計(jì)了該鎖相環(huán)電路并通過(guò)Cadence仿真驗(yàn)證。最后,這個(gè)鎖相環(huán)通過(guò)Global Foundry0.35um2p4m3V/5V dual gate CMOS工藝MPW(Multi-Project Wafer)流片制作并測(cè)試,測(cè)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速低噪聲電荷泵鎖相環(huán)設(shè)計(jì).pdf
- 高頻低噪聲CMOS集成鎖相環(huán)電路設(shè)計(jì).pdf
- 低噪聲的鎖相環(huán)時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 低噪聲電荷泵鎖相環(huán)分析與設(shè)計(jì).pdf
- 基于CMOS工藝的低噪聲鎖相環(huán)的研究與設(shè)計(jì).pdf
- 低噪聲寬頻率輸出抗SET鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 低噪聲電荷泵鎖相環(huán)電路設(shè)計(jì)理論與技術(shù).pdf
- 一種通信用低噪聲電荷泵鎖相環(huán)的研究與設(shè)計(jì).pdf
- FPGA內(nèi)嵌200MHz低噪聲鎖相環(huán)時(shí)鐘發(fā)生器.pdf
- 鎖相環(huán)電路的設(shè)計(jì)及相位噪聲分析.pdf
- 電荷泵鎖相環(huán)系統(tǒng)設(shè)計(jì)及噪聲分析.pdf
- 基于噪聲分析的電荷泵鎖相環(huán)設(shè)計(jì).pdf
- 基于噪聲分析低抖動(dòng)全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 基于分?jǐn)?shù)分頻鎖相環(huán)的設(shè)計(jì)與噪聲分析.pdf
- CMOS集成鎖相環(huán)設(shè)計(jì).pdf
- 全數(shù)字鎖相環(huán)設(shè)計(jì)
- 鎖相環(huán)的綜合設(shè)計(jì).pdf
- 鎖相環(huán)設(shè)計(jì)外文翻譯
- 鎖相環(huán)大綱
- 模擬鎖相環(huán)
評(píng)論
0/150
提交評(píng)論