深亞微米芯片設計中的電源完整性相關問題研究.pdf

1、隨著現(xiàn)代芯片設計逐步進入超深亞微米設計階段，芯片的器件密度越來越大、工作頻率越來越高，芯片電源網格的噪聲越來越大。電源網格的過大噪聲不但能引起功能邏輯上的問題，而且可能由于電流分配的不均勻而嚴重影響芯片的壽命。因此，在超深亞微米芯片的電源網格設計中，對芯片電源網格噪聲的分析以及電源網格設計的優(yōu)化越來越重要。本文研究主要集中于芯片電源完整性相關議題。
　　 芯片電源網格由于規(guī)模及復雜度較大，其建模、分析及優(yōu)化都具有挑戰(zhàn)性。本文在分

2、析已有相關算法的基礎上，提出了一些新的建模、分析及優(yōu)化算法，在內容上主要涉及以下幾個方面：芯片電源網格互連線建模算法，芯片電源網格快速仿真算法，電源Pads及去耦電容的優(yōu)化放置算法，芯片電源網格簡化模型構建算法以及芯片電源完整性分析軟件設計探索，主要貢獻如下：
　　 1)分析了電源網格寄生參數(shù)以及晶體管級模型對電源網格噪聲的影響，提出了一種新的基于表查找和有限回流路徑的芯片局部有效電感提取算法，并從效率和精度方面驗證了該算法的優(yōu)

3、越性。
　　 2)針對分析整個網絡時隨機行走算法效率不高，提出了一種改進的隨機行走算法。改進后的算法在分析整個電源網格時能在保持一定精度的前提下，比原有算法效率提高10倍左右。以此方法為預優(yōu)算法，提出了一種基于隨機行走算法預優(yōu)的高斯-賽德爾迭代算法，該算法比基于不完全平方分解的共軛梯度法具有將近5倍提速，且具有易于并行實現(xiàn)、并行效率高等優(yōu)點。
　　 3)提出了一種基于隨機行走算法的電源pads分配算法。該算法能在給定pa

4、ds數(shù)量或者最大允許壓降時準確、有效地確定接近最優(yōu)化的pads位置或者數(shù)量。
　　 4)提出了一種基于諾頓等效電路的芯片電源網格模型簡化算法。該算法首先用本文提出的快速Y參數(shù)提取方法求取芯片電源網格端口間Y參數(shù)，然后用矢量擬合算法求解電源網格無源模型的等效電路，最后用隨機行走算法求解端口電流源模型，從而構建出精簡的芯片電源網格簡化模型。仿真實驗驗證了該算法的精度以及高效性。該模型能用于芯片-封裝-PCB電源分配網絡的協(xié)同設計與優(yōu)