版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著數(shù)字視頻廣播的發(fā)展,觀眾將會(huì)面對越來越多綜合或?qū)iT頻道的選擇,欣賞到更高品質(zhì),更多服務(wù)的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購買,制作而承受更高的成本,單純的廣告收入已經(jīng)不夠。要求對用戶收取一定的收視費(fèi)用,而另一方面,調(diào)查也顯示用戶是愿意預(yù)付一定費(fèi)用以獲得更好服務(wù)的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務(wù)實(shí)施接入控制,決定一個(gè)數(shù)字接受設(shè)備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的
2、系統(tǒng)。CA技術(shù)要求既能使用戶自由選擇收看節(jié)目又能保護(hù)廣播業(yè)者的利益,確算只有已支付了或即將支付費(fèi)用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中,CA系統(tǒng)無疑將成為發(fā)展新服務(wù)的必需條件。但是在不同的運(yùn)營商可能會(huì)使用不同的CA系統(tǒng),在不同的CA系統(tǒng)之間進(jìn)行互操作所必需共同遵守的最基本條件是:通用的加擾算法。每個(gè)用戶接收設(shè)備中應(yīng)集成相應(yīng)的解擾模塊。在我國國家標(biāo)準(zhǔn)--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細(xì)的描述。
3、 FPGA是英文Field Programmable Gate Array的縮寫,即現(xiàn)場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)??梢哉f,F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統(tǒng)的目的和組成,F(xiàn)PGA的結(jié)構(gòu)和原
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- DVB通用加擾算法的分析與實(shí)現(xiàn).pdf
- 數(shù)字加網(wǎng)算法的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的數(shù)字水印算法的設(shè)計(jì)和實(shí)現(xiàn).pdf
- 基于FPGA的人臉識(shí)別算法的設(shè)計(jì)和實(shí)現(xiàn).pdf
- 基于FPGA的GZIP解壓縮算法的設(shè)計(jì)和實(shí)現(xiàn).pdf
- 基于fpga的fft算法的設(shè)計(jì)與實(shí)現(xiàn)(論文和源碼)
- 基于FPGA的自動(dòng)加樣器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的KLT算法設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的FFT算法的設(shè)計(jì)與實(shí)現(xiàn).pdf
- AES加、解密算法的FPGA優(yōu)化設(shè)計(jì).pdf
- 基于FPGA的AES-RC5混合加-解密算法的實(shí)現(xiàn).pdf
- 基于FPGA的高速擾偏器設(shè)計(jì).pdf
- 基于fpga的fdtd算法實(shí)現(xiàn)
- 基于FPGA擴(kuò)頻碼捕獲算法的研究和實(shí)現(xiàn).pdf
- 基于FPGA的數(shù)字合路算法的研究和實(shí)現(xiàn).pdf
- 基于ngbw系統(tǒng)的交織算法研究和fpga實(shí)現(xiàn)
- 基于ME算法的RS譯碼器的設(shè)計(jì)和FPGA實(shí)現(xiàn).pdf
- Adaboost算法的VLSI設(shè)計(jì)研究和FPGA實(shí)現(xiàn).pdf
- 基于FPGA的FDTD算法實(shí)現(xiàn).pdf
- 基于FPGA的數(shù)字水印算法實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論