基于FPGA的GZIP解壓縮算法的設(shè)計和實現(xiàn).pdf

1、近幾年來，隨著科技的發(fā)展，計算機(jī)網(wǎng)絡(luò)成為人們?nèi)粘Ｉ畈豢苫蛉钡囊徊糠?。面對著海量的?shù)據(jù)需要交互，傳輸和存儲數(shù)據(jù)的要求就變的非常迫切。壓縮后的數(shù)據(jù)會占用比原來數(shù)據(jù)小很多的存儲空間，在傳輸?shù)倪^程中也會占用較少的帶寬并降低服務(wù)器的傳輸流量，從而進(jìn)行快速的傳輸。因此將數(shù)據(jù)壓縮后進(jìn)行傳輸或存儲，在用到數(shù)據(jù)時再對其進(jìn)行解壓縮就變得非常的有必要。
　　傳統(tǒng)意義上大多都是采用軟件對數(shù)據(jù)進(jìn)行壓縮和解壓縮操作的，但軟件在對大數(shù)據(jù)進(jìn)行壓縮和解壓縮操作時

2、會占用較大的CPU資源。若采用硬件實現(xiàn)可降低CPU因處理壓縮/解壓縮時的資源占用率。而且現(xiàn)在FPGA芯片的快速發(fā)展使得其容量和在處理數(shù)據(jù)的速度上都有很大的提升，因此采用基于硬件的解壓縮方法必然能提高解壓縮速率，降低在瀏覽網(wǎng)頁時的等待時間。
　　針對于軟件壓縮和解壓縮占用大量的CPU資源并且軟件對于處理大數(shù)據(jù)的能力較差的問題，在對比分析國內(nèi)外對于各種壓縮算法研究的基礎(chǔ)上，分析各種壓縮方法的優(yōu)劣，最終選定通用的實時無損壓縮算法GZIP

3、算法來實現(xiàn)服務(wù)器到客戶端的數(shù)據(jù)處理。本文提出了一種基于FPGA實現(xiàn)的GZIP解壓縮算法。所設(shè)計模塊在實現(xiàn)數(shù)據(jù)重構(gòu)的條件下，盡量的提高解壓縮速率。GZIP壓縮使用的是Deflate算法，解壓縮使用Inflate算法。
　　采用Verilog語言完成了GZIP解壓縮硬件的設(shè)計。設(shè)計利用FPGA的并行處理數(shù)據(jù)的優(yōu)勢，加快解壓縮的速率。通過增加FIFO模塊來實現(xiàn)數(shù)據(jù)的流水線處理，并增加多個存儲模塊，來緩存大量的數(shù)據(jù)，并且在建立動態(tài)Huff

4、man樹的過程中利用多個RAM，充分利用FPGA的優(yōu)勢提高設(shè)計的并行性，加快動態(tài)樹的建立，降低處理數(shù)據(jù)的等待時間。
　　本文用Questasim進(jìn)行功能仿真，測試文檔選取大小不同且壓縮方式不同的文件進(jìn)行測試，仿真的結(jié)果用MD5工具對生成的報文摘要進(jìn)行校驗，得到的解壓縮文件和未壓縮之前的文件的報文摘要完全一致，證明了設(shè)計的可行性。在FPGA上進(jìn)行驗證，采用DMA軟核實現(xiàn)數(shù)據(jù)在計算機(jī)和FPGA間的搬運(yùn)工作，采用標(biāo)準(zhǔn)測試文件進(jìn)行測試，解