2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩40頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本文對(duì) DRAM BLC 的改善進(jìn)行了探討。本研究采用DOE的方法對(duì)其測(cè)試條件，相關(guān)工藝，解決方法進(jìn)行層層深入的分析最終把BLC的良率損失降到小于0.5％的水平。主要內(nèi)容包括： ⑴BLC的測(cè)試條件主要為將電容充放電時(shí)間12ns縮短到8ns和降低字線(xiàn)電壓以限制通過(guò)MOS管的電流。由此可見(jiàn)BLC的良率損失主因?yàn)殡娙莸某浞烹娝俣冗^(guò)小。 ⑵電流過(guò)小即電阻過(guò)大，在Deep Trench DRAM 結(jié)構(gòu)中，從電容到位線(xiàn)的阻值包括Po

2、ly1，2,3電阻，Buried strip 電阻，溝道電阻，連接孔電阻。其中溝道電阻受其它條件制約，改變范圍不大。連接孔電阻值很小，無(wú)改善空間。減小電阻的方向鎖定在3層Poly電阻和Buried strip 電阻。 ⑶Buried strip 連接窗的高度由Recess 2的深度減去Recess 3的深度決定。實(shí)驗(yàn)結(jié)果表明雖然加大Recess 2的深度或者降低Recess 3的深度會(huì)減小Buried strip電阻值。但同時(shí)會(huì)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論