DRAM單粒子翻轉(zhuǎn)加固方法研究.pdf

1、高能粒子轟擊半導(dǎo)體時(shí)，粒子軌跡淀積的電荷被敏感節(jié)點(diǎn)收集，將導(dǎo)致存儲(chǔ)器數(shù)據(jù)發(fā)生單粒子翻轉(zhuǎn)效應(yīng)。動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)單元成本低，集成度高，是目前使用最廣泛的半導(dǎo)體存儲(chǔ)器。隨著DRAM往更高容量的方向發(fā)展，其發(fā)生單粒子翻轉(zhuǎn)的概率在逐漸增加，需結(jié)合不同的加固方法來提高其可靠性。本文主要從DRAM存儲(chǔ)顆粒和糾檢碼兩個(gè)方面對(duì)DRAM單粒子翻轉(zhuǎn)加固方法進(jìn)行了研究。
　　本文基于DRAM工作原理，分析了其單粒子翻轉(zhuǎn)效應(yīng)機(jī)理，并建立讀寫電路模

2、型和存儲(chǔ)單元器件模型，完成了漏斗模型驗(yàn)證及單粒子翻轉(zhuǎn)仿真，得出存儲(chǔ)單元翻轉(zhuǎn)LET閾值為0.06pC/μm。然后結(jié)合存儲(chǔ)節(jié)點(diǎn)自舉型(SNB)和單元極板連至互補(bǔ)位線(C3)兩種存儲(chǔ)顆粒加固設(shè)計(jì)的優(yōu)點(diǎn)，提出自舉型C3結(jié)構(gòu)，該結(jié)構(gòu)通過控制存儲(chǔ)單元極板電壓增大存儲(chǔ)電荷量，并增加晶體管連接單元極板與互補(bǔ)位線，使得讀操作時(shí)位線、互補(bǔ)位線和存儲(chǔ)電容共同參與電荷的重新分配，增大了讀出信號(hào)。本文提出的存儲(chǔ)顆粒加固設(shè)計(jì)增大了DRAM存儲(chǔ)單元臨界電荷，將翻轉(zhuǎn)L

3、ET閾值提高至0.55pC/μm，降低了發(fā)生單粒子翻轉(zhuǎn)的概率。
　　存儲(chǔ)顆粒加固設(shè)計(jì)能直接提高DRAM對(duì)單粒子翻轉(zhuǎn)的抵抗力，但是一旦輻射劑量超過翻轉(zhuǎn)閾值則數(shù)據(jù)失效，因此需結(jié)合糾檢碼來恢復(fù)數(shù)據(jù)。本文基于線性分組碼原理，分析了一位錯(cuò)誤糾檢、兩位錯(cuò)誤檢測(cè)、相鄰兩位錯(cuò)誤糾正(SEC-DED-DAEC)碼的構(gòu)造規(guī)則。為了降低非相鄰兩位錯(cuò)誤誤糾率，通過添加重量為5的矢量優(yōu)化了校驗(yàn)矩陣的解空間，并采用貪心算法結(jié)合回溯算法對(duì)校驗(yàn)矩陣進(jìn)行了搜索求解

4、，完成了(22,16)、(39,32)、(72,64)編碼的構(gòu)造。在此基礎(chǔ)上，通過增加一位冗余位的方法提高了校正子的多樣性，并采用本文算法分別完成了(23,16)、(40,32)、(73,64)編碼的構(gòu)造，非相鄰兩位錯(cuò)誤誤糾率降低了7％左右。
　　基于存儲(chǔ)器可靠性模型，對(duì)未加固、使用糾一檢二碼加固和使用SEC-DED-DAEC碼加固這三種情況的存儲(chǔ)器平均無故障時(shí)間(MTTF)進(jìn)行了分析對(duì)比，結(jié)果表明SEC-DED-DAEC碼加固后