DSP低功耗設(shè)計(jì)技術(shù).pdf

1、本論文研究和分析了低功耗設(shè)計(jì)技術(shù)的背景、功耗的組成和降低功耗的方法途徑。目前主要是通過(guò)降低工作電壓、降低電容和減小活動(dòng)性來(lái)達(dá)到降低功耗的目的。低功耗設(shè)計(jì)大致分為系統(tǒng)結(jié)構(gòu)級(jí)、寄存器傳輸級(jí)、門級(jí)、電路級(jí)四個(gè)層次，按照自頂向下的電路設(shè)計(jì)方法，在不同設(shè)計(jì)層次上對(duì)功耗進(jìn)行優(yōu)化時(shí)，改善的程度是不同的，設(shè)計(jì)層次越高，優(yōu)化所能達(dá)到的效果越好。本論文對(duì)各個(gè)層次的低功耗設(shè)計(jì)技術(shù)進(jìn)行了研究和分析，并將系統(tǒng)級(jí)總線編碼技術(shù)作為主要的研究對(duì)象。 本論文使用

2、低功耗設(shè)計(jì)技術(shù)來(lái)設(shè)計(jì)了嵌入式16位定點(diǎn)DSP。在完成了嵌入式DSP的系統(tǒng)設(shè)計(jì)、流水線設(shè)計(jì)后，主要對(duì)處理器架構(gòu)，包括流水線控制模塊(Pipe-Line)、程序地址產(chǎn)生器模塊(PAG)、數(shù)據(jù)地址產(chǎn)生器模塊(DAG)、中央算術(shù)邏輯單元(CALU)和并行邏輯單元(PLU)的設(shè)計(jì)。針對(duì)其架構(gòu)特點(diǎn)，對(duì)DSP進(jìn)行系統(tǒng)級(jí)總線編解碼的低功耗設(shè)計(jì)，有效降低了處理器的功耗。 本論文對(duì)格雷編碼技術(shù)、TO編碼技術(shù)、TO-C編碼技術(shù)和翻轉(zhuǎn)編碼技術(shù)進(jìn)行了研究