基于信號完整性分析的SAS擴展器設計.pdf

1、存儲接口串行化已成為高性能I/O技術的發(fā)展趨勢，SAS是新興的串行磁盤連接技術。SAS接口芯片、適配器、硬盤驅動器和SAS擴展器構成一個SAS存儲系統(tǒng)，其中，SAS擴展器是這個系統(tǒng)中的核心設備，實現(xiàn)多發(fā)起端至多目標端的數(shù)據(jù)交換，數(shù)據(jù)傳輸速率高達3Gbps。高傳輸速率提高了存儲系統(tǒng)的性能，同時也帶來信號串擾的隱患，導致數(shù)據(jù)傳輸出錯的可能性增加。另外，集成電路開關速度的提高以及PCB板密度的增加，也使得元器件和PCB板的參數(shù)、元器件在PCB

2、板上的布局、傳輸線在PCB板上的拓撲結構等因素引起信號完整性問題，導致系統(tǒng)工作不穩(wěn)定，影響系統(tǒng)的互通性。必須在高速PCB設計過程中充分考慮這些因素，并采取相應的控制措施，保證信號的完整。 本研究對高速電路設計和高速PCB設計技術進行了研究和分析，目標設備是能在SAS存儲系統(tǒng)中穩(wěn)定工作的高質量SAS擴展器。反射、串擾、同步開關噪聲等主要信號完整性問題在文中進行了深入剖析，針對實際項目提出了潛在的問題；對傳輸線阻抗計算方法進行了探討

3、，提出了阻抗匹配的策略；研究了信號層間串擾的解決辦法，設計最佳板層堆棧，并對差分信號線實行等長匹配；在對高速數(shù)據(jù)連接器、過孔、傳輸線的模型建立的基礎上，借助EDA軟件對關鍵網絡進行仿真，反復比較得出最優(yōu)端接策略，形成最佳布局布線指南。對設計的處理過程中，不拘泥于單一的模型和芯片商提供的設計標準，采取了多種模型相結合的靈活方式?；谛盘柾暾苑治龅腟AS擴展器設計，將信號完整性問題解決在制板之前，不僅縮短了研發(fā)周期，降低了研發(fā)成本，也進一