基于65nmCMOS工藝10GHz超前進位加法器設(shè)計.pdf_第1頁
已閱讀1頁，還剩55頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、在高性能微處理器和DSP處理器中，加法器的運算時間至關(guān)重要。加法器運算常常處于高性能處理器運算部件的關(guān)鍵路徑中，特別是在算術(shù)邏輯單元中加法器的運算時間對處理器的速度起著決定性的作用。隨著微處理器的運算速度越來越快，對快速加法器的需求也越來越高。多年以來，人們提出了許多快速加法器結(jié)構(gòu)，并且以不同的電路設(shè)計類型加以實現(xiàn)。通常使用的并行加法器算法是超前進位加法算法。為了進一步提高加法器的運算速度，許多超前進位加法算法的變體被提出。隨著性能目標

2、越來越高，使用CMOS工藝來設(shè)計實現(xiàn)超前進位加法器變得更加廣泛。 本文首先介紹了幾種基本的加法器類型以及其工作原理，并重點分析了超前進位加法器的組成結(jié)構(gòu)、結(jié)構(gòu)參數(shù)以及其工作原理。詳細闡述了三種改進超前進位加法器的算法以及原理。同時還介紹了制約超前進位加法器速度的結(jié)構(gòu)參數(shù)因素，以及CMOS工藝的相關(guān)知識。本文設(shè)計研究了一款基于65nmCMOS工藝10GHz超前進位加法器，并重點分析了它的工作原理、系統(tǒng)結(jié)構(gòu)。通過仿真實驗表明，采用先

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論