并行反饋進(jìn)位加法器研究.pdf

1、加法器是數(shù)字計算系統(tǒng)中一種基本運算器件,不僅用于算術(shù)運算(加法、減法、乘法和除法),還用于計數(shù)、地址運算等。本文深入研究了一種加法器新理論以及相關(guān)的基本結(jié)構(gòu)。這種新型加法器是一種以半加器為基本結(jié)構(gòu)單元的異步加法器,采用了并行反饋進(jìn)位方式,稱為并行反饋進(jìn)位加法器(Parallel Feedback Carry Adder,PFCA)。與現(xiàn)有以全加器為基本結(jié)構(gòu)單元的加法器(如RCA,CLA,CSeA,CCSA)相比,理論上,PFCA具有更快

2、的速度和更小的面積。PFCA的面積漸近需求為O(n),時間漸近需求為O(logn),并且具有一個較小的比例系數(shù)。為了驗證這一新的設(shè)計理論,本文研究了PFCA的FPGA和CMOS門電路硬件實現(xiàn)方案。在Xilinx公司的Vertex4平臺上實現(xiàn)PFCA,并用Modsim進(jìn)行時序仿真。仿真結(jié)果表明,FPGA實現(xiàn)方案存在實現(xiàn)位數(shù)有限和性能優(yōu)勢不明顯的不足。而使用CMOS門電路的實現(xiàn)方案可以實現(xiàn)任意位數(shù)的PFCA加法運算；HSPICE仿真結(jié)果表明