QCA加法器及觸發(fā)器的容錯設(shè)計.pdf

1、以CMOS器件為核心的集成電路技術(shù)一直以來遵循著摩爾定律飛速發(fā)展，隨著芯片制造工藝的進步，器件的尺寸越來越小。器件尺寸的減小使得其物理基礎(chǔ)發(fā)生根本變化，導(dǎo)致電路功能出現(xiàn)錯誤，出現(xiàn)了高功耗、高密度、復(fù)雜布線與串?dāng)_等問題，嚴重影響了集成電路的發(fā)展。因此廣大科研工作者尋找代替?zhèn)鹘y(tǒng)CMOS器件的新型器件。其中，出現(xiàn)于20世紀90年代的量子元胞自動機(Quantum-dotCellular Automata，QCA)是眾多替代器件中的一種代表性器

2、件。QCA提供了一種全新的編碼、傳遞、轉(zhuǎn)換二進制信息的方式。QCA電路已被廣泛研究，傳統(tǒng)電路中的諸如存儲器、觸發(fā)器、加法器、乘法器等已經(jīng)可以實現(xiàn)，而且由QCA搭建的FPGA系統(tǒng)也有所發(fā)展。除此之外，QCA電路的穩(wěn)定性以及容錯特性也有科研人員在研究。
　　QCA電路的具體物理實現(xiàn)依靠于電路良好的可靠性和容錯性。本文致力于QCA電路的可靠性分析和容錯性設(shè)計。在設(shè)計組合邏輯電路方面，利用提出的3×5模塊，來優(yōu)化QCA基本邏輯單元，使得它

3、們不僅保持正確的邏輯功能，而且在缺失一個或者兩個元胞的情況下能夠具有良好的容錯性。利用提出的基本單元來實現(xiàn)了加法器電路，將其與其他存在的電路進行容錯性比較發(fā)現(xiàn)，提出的結(jié)構(gòu)優(yōu)化了電路的容錯性。隨后在時序邏輯電路方面，提出了一種改進的雙邊沿觸發(fā)結(jié)構(gòu)及其相應(yīng)的JK觸發(fā)器電路與D觸發(fā)器，通過概率轉(zhuǎn)移矩陣(Probabilistic TransferMatrix，PTM)和缺陷研究來分析該觸發(fā)結(jié)構(gòu)，結(jié)果表明改進的觸發(fā)結(jié)構(gòu)可靠性更高，并利用模塊垂直