已閱讀1頁(yè),還剩69頁(yè)未讀, 繼續(xù)免費(fèi)閱讀
版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著CMOS工藝的不斷發(fā)展,傳統(tǒng)熔絲工藝與其不兼容性成為制約集成電路發(fā)展的重要問(wèn)題之一,新興的電可編程熔絲(Electronically Programmable Fuse)技術(shù)因其與CMOS工藝的兼容性、執(zhí)行冗余以及封裝后可編程的優(yōu)勢(shì),而獲得廣泛的關(guān)注與研究。
本文介紹了電可編程熔絲的工作原理,并分析影響其性能和可靠性的相關(guān)因素;設(shè)計(jì)了一款具有ECC功能、出現(xiàn)“壞點(diǎn)”可替換的熔絲電路;并在此基礎(chǔ)上對(duì)整體電路及核心模塊進(jìn)行
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于65nmCMOS工藝的互連串?dāng)_及延時(shí)優(yōu)化技術(shù).pdf
- 基于65nmCMOS工藝10GHz超前進(jìn)位加法器設(shè)計(jì).pdf
- 基于65nm工藝的256Bit eFuse設(shè)計(jì).pdf
- 基于65nm浮柵工藝NOR flash存儲(chǔ)器驅(qū)動(dòng)電路設(shè)計(jì).pdf
- 基于CMOS工藝的EBPSK解調(diào)電路設(shè)計(jì).pdf
- 基于CMOS工藝的EBPSK調(diào)制電路設(shè)計(jì).pdf
- 基于0.18μmcmos工藝的14bit1ghzdac電路設(shè)計(jì)
- 65nm CMOS工藝10-Gb-s全速率CDR電路設(shè)計(jì).pdf
- 65nm CMOS工藝22Gb-s VCSEL驅(qū)動(dòng)器電路設(shè)計(jì).pdf
- 基于FPGA的1GHz時(shí)鐘電路設(shè)計(jì).pdf
- 基于dsp變頻調(diào)速硬件電路設(shè)計(jì)(1)
- 基于CMOS工藝的MEMS陀螺儀接口電路設(shè)計(jì).pdf
- 基于cnfet門(mén)電路設(shè)計(jì)
- 基于CMOS工藝歸零碼模擬解調(diào)電路設(shè)計(jì).pdf
- 基于標(biāo)準(zhǔn)SiGeBiCMOS工藝的光接收機(jī)前端電路設(shè)計(jì).pdf
- 印制電路設(shè)計(jì)中的工藝缺陷
- 基于fpga的交通燈控制電路設(shè)計(jì)設(shè)計(jì)(1)
- 基于40nmCMOS工藝的12bit300MS-s采樣保持電路研究.pdf
- 基于恒流源的測(cè)溫電路設(shè)計(jì)封面.pdf
- 基于恒流源的測(cè)溫電路設(shè)計(jì).doc
評(píng)論
0/150
提交評(píng)論