基于片段間轉(zhuǎn)移的低功耗測(cè)試結(jié)構(gòu)研究與實(shí)現(xiàn).pdf

1、集成電路系統(tǒng)復(fù)雜度和工藝復(fù)雜度的增加，特別是片上系統(tǒng)（SOC）的出現(xiàn)，使得集成電路測(cè)試面臨越來越多的挑戰(zhàn)。在數(shù)字電路測(cè)試過程中，測(cè)試功耗要遠(yuǎn)遠(yuǎn)高于正常模式下的功耗。產(chǎn)生這一現(xiàn)象一方面是由于測(cè)試向量之間的相關(guān)度很??； 另一方面是因?yàn)闇y(cè)試時(shí)需要電路中盡可能多的結(jié)點(diǎn)發(fā)生跳變。由于被測(cè)電路可能在測(cè)試過程中因功耗過大而被損壞，因此降低測(cè)試功耗已成為測(cè)試開發(fā)的一個(gè)重要目標(biāo)，測(cè)試功耗已成為影響數(shù)字電路可測(cè)試性設(shè)計(jì)的重要問題。 本文首先

2、對(duì)數(shù)字電路測(cè)試技術(shù)的方法進(jìn)行了概述，分析了電路測(cè)試功耗產(chǎn)生的原因，并列舉了現(xiàn)有可測(cè)試性設(shè)計(jì)中幾種降低功耗的方法。 接著，對(duì)內(nèi)建自測(cè)試（BIST）方法中測(cè)試向量生成過程進(jìn)行了分析，指出采用LFSR 做測(cè)試產(chǎn)生時(shí)所遇到的問題。針對(duì)這一問題，在統(tǒng)計(jì)分析測(cè)試集中有效測(cè)試向量分布規(guī)律的基礎(chǔ)上，提出了基于片段間轉(zhuǎn)移的低功耗BIST 策略。該策略通過故障模擬軟件去除了測(cè)試集中對(duì)故障覆蓋率沒有貢獻(xiàn)的無效測(cè)試向量，并將剩余的有效測(cè)試片段依據(jù)測(cè)試功

3、耗最低的原則排序后，依次送入被測(cè)電路。 在該策略的基礎(chǔ)上，實(shí)現(xiàn)了基于片段間轉(zhuǎn)移的低功耗BIST 結(jié)構(gòu)，并結(jié)合各組成部分的功能，詳細(xì)地介紹了該BIST 結(jié)構(gòu)在兩個(gè)階段的運(yùn)行過程：有效片斷內(nèi)部生成過程和片斷間轉(zhuǎn)移過程。仿真結(jié)果顯示，采用該低功耗BIST 結(jié)構(gòu)避免了大量無效測(cè)試向量的運(yùn)行，降低了測(cè)試功耗，減少了測(cè)試時(shí)間。 最后，介紹了一種被測(cè)電路自反饋測(cè)試的基本思想。針對(duì)自反饋測(cè)試中存在部分輸入不能被反饋這一問題，提出了基于異