基于邊界掃描的低功耗測(cè)試結(jié)構(gòu)設(shè)計(jì)方法研究.pdf

1、邊界掃描技術(shù)的提出給集成電路的測(cè)試帶來極大方便,但由于邊界掃描測(cè)試矢量具有串行移位特點(diǎn),且集成電路隨著半導(dǎo)體技術(shù)的發(fā)展變得越來越復(fù)雜,導(dǎo)致測(cè)試功耗迅速提高,從而對(duì)芯片造成一定甚至不可挽回的影響。本文以邊界掃描測(cè)試結(jié)構(gòu)為研究對(duì)象,主要對(duì)掃描鏈及邊界掃描測(cè)試矢量進(jìn)行優(yōu)化,以降低邊界掃描測(cè)試功耗。
　　通過深入研究邊界掃描IEEE1149.1標(biāo)準(zhǔn)及其原理,建模分析功耗來源,得出低功耗模型,以此對(duì)現(xiàn)有測(cè)試結(jié)構(gòu)進(jìn)行優(yōu)化和改進(jìn)。本文對(duì)邊界掃描

2、鏈的優(yōu)化主要包括:邊界掃描子鏈測(cè)試結(jié)構(gòu)的提出,并且設(shè)計(jì)相關(guān)的優(yōu)化配置模塊;對(duì)邊界掃描標(biāo)準(zhǔn)單鏈重新劃分,構(gòu)成新的測(cè)試結(jié)構(gòu),減少邊界掃描測(cè)試移位過程中的位通過率;提出邊界掃描子鏈配置原則,把標(biāo)準(zhǔn)掃描鏈中的邊界掃描器件分配到各邊界掃描測(cè)試子鏈中。對(duì)邊界掃描測(cè)試矢量的優(yōu)化主要包括:對(duì)測(cè)試矢量進(jìn)行預(yù)處理,填充其中的無關(guān)位,減少邊界掃描測(cè)試移位過程中的位翻轉(zhuǎn)率;根據(jù)邊界掃描子鏈測(cè)試結(jié)構(gòu)對(duì)邊界掃描測(cè)試矢量重新配置,通過優(yōu)化配置模塊分配到不同的掃描子鏈

3、。
　　通過軟件平臺(tái)仿真驗(yàn)證本設(shè)計(jì)結(jié)構(gòu),得出優(yōu)化結(jié)果,并與邊界掃描標(biāo)準(zhǔn)測(cè)試結(jié)構(gòu)以及同類參考文獻(xiàn)的測(cè)試結(jié)構(gòu)進(jìn)行對(duì)比分析。驗(yàn)證結(jié)果表明:本文提出的邊界掃描子鏈測(cè)試結(jié)構(gòu)有效的減少了位通過率 RBP(Rate of Bite Propagation)和位翻轉(zhuǎn)率RBO(Rate of Bite Overturn),從而有效的降低了邊界掃描測(cè)試的動(dòng)態(tài)功耗和總功耗。本文所做工作具有一定的創(chuàng)新性和實(shí)用性,對(duì)對(duì)邊界掃描測(cè)試的發(fā)展也有積極的推動(dòng)意義。