基于掃描測試的數(shù)據(jù)壓縮與低功耗測試研究與實現(xiàn).pdf

1、隨著集成電路變得愈加復(fù)雜，測試一個電路也面臨這各種各樣的問題。其中，測試數(shù)據(jù)過大和測試功耗過高這兩個問題在測試中愈來愈突出。過多的測試數(shù)據(jù)不僅增加了測試存儲成本，延長了測試時間，同時也增加了測試功耗，而過高的測試功耗又會引起電路壓降、局部過熱、封裝損壞等問題。所以研究測試數(shù)據(jù)壓縮方法和低功耗測試技術(shù)具有重要的現(xiàn)實意義。
　　本文深入分析和研究了基于掃描測試的可測性技術(shù)，對當今測試領(lǐng)域主要的研究內(nèi)容進行了歸納總結(jié)。在對測試數(shù)據(jù)過大和

2、功耗過高這兩個主要問題分別進行了細致的分析和深入的探討的基礎(chǔ)上，本文從非確定位填充算法和編碼壓縮算法兩個角度入手來解決測試數(shù)據(jù)量過大的問題，同時利用設(shè)計優(yōu)化的解壓縮結(jié)構(gòu)來降低測試過程中的功耗。
　　本文的主要工作如下：
　　深入分析了非確定位分布的特征以及不同的非確定位填充方式對壓縮效率的影響，提出了基于EFDR編碼(Extened Frequency-directed Run-length code)的非確定位填充算法，使

3、EFDR算法的壓縮效率提高了1％～2%，同時降低了1%～2%的測試時間。
　　針對EFDR算法解壓縮結(jié)構(gòu)中存在冗余狀態(tài)導(dǎo)致測試功耗高和硬件開銷大的問題，本文重新優(yōu)化設(shè)計了EFDR算法的解壓縮結(jié)構(gòu)，降低了其功耗和硬件開銷，基于ISCAS’89基準電路的實驗結(jié)果顯示，改進后的解壓縮結(jié)構(gòu)的功耗開銷和硬件開銷同時降低了2%～3%。
　　針對于測試數(shù)據(jù)中存在大量01交替位可能影響壓縮效率，本文提出了連續(xù)游程與交替游程交替編碼的壓縮算法