2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩112頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、隨著MOSFET 特征尺寸的不斷減小,一些新的物理現(xiàn)象(如:柵極漏電增加、短溝道效應等)不斷涌現(xiàn)。而柵極漏電的增加直接導致器件不能正常工作,短溝道效應的增強導致器件閾值電壓漂移。為減小柵極漏電,選用合適的高k 材料替代SiO2作為柵介質是一種可行的方法。然而,當高k柵介質的物理厚度可以和器件的溝道長度相比擬時,除了短溝道效應、漏致勢壘降低效應外,邊緣場效應對MOSFET 閾值電壓的影響也越來越嚴重。針對這些現(xiàn)象,本文主要在理論和實驗兩個

2、方面對高k 柵介質MOSFET的閾值電壓和高k 柵介質MOS的制備工藝進行了研究。在理論方面,建立起考慮這些效應的閾值電壓模型。在實驗方面,重點研究了HfTiON 柵介質的制備工藝及疊層柵介質對MOS 器件電特性的影響。
   首先,本文采用變分法求解二維泊松方程,得到了考慮漏致勢壘降低效應、短溝道效應的閾值電壓模型,討論了漏源偏壓、柵介質介電常數(shù)、溝道長度等對器件閾值電壓的影響。模擬結果表明,隨著漏源偏壓、柵介電常數(shù)增加和溝道

3、長度的縮短,器件閾值電壓減小。為了更精確地考慮邊緣場效應對器件電特性的影響,用保形變換方法得到了小尺寸高k柵介質MOSFET邊緣電容模型,模擬結果與Medici模擬器的結果十分吻合。在此基礎上,得到了高k柵介質邊緣電勢的解析分布,并以此為邊界條件對閾值電壓模型進行了修正。通過對不同側墻材料MOSFET閾值電壓的模擬表明,低介電常數(shù)的側墻介質能有效減小閾值電壓漂移,從而得到相應的理論依據(jù)。綜合分析表明,為減弱邊緣場效應采用低k側墻材料為宜

4、。
   實驗方面,首先以HfTiO介質為例,研究了表面預處理對高k柵介質MOS電特性的影響。然后研究了在有氧或無氧氣氛中磁控濺射Hf靶和Ti靶、制備HfTiON柵介質的工藝:(1)首先在有氧氣氛中磁控濺射Hf靶和Ti靶,通過Hf/Ti與氧的反應形成HfTiO,然后通過氮化退火轉化成為HfTiON柵介質。比較不同氣體氮化退火發(fā)現(xiàn),NO退火能形成HfTiON/HfTiSiON柵介質結構,從而表現(xiàn)出較好的界面特性、低的柵極漏電和高的

5、器件可靠性;(2)在無氧氣氛中進行Hf/Ti靶的氮反應濺射,形成HfTiN,然后在N2氣氛中、700℃退火30秒,利用N2中的微量氧和退火系統(tǒng)中的剩余氧,將HfTiN轉化為HfTiON。比較這兩種工藝發(fā)現(xiàn),采用在無氧環(huán)境磁控濺射Hf靶和Ti靶所制備的HfTiON介質有較高的k值以及好的電特性。
   為解決Ti與Si直接接觸熱穩(wěn)定性差的問題,設計制備了無Ti薄界面層的疊層柵介質結構:(a)首先熱生長形成一SiON薄層,然后再濺射

6、HfTiN介質,N2氣中退火即形成HfTiON/SiON疊層結構。研究表明,由于NO氣體適中的氧化/氮化能力,能形成化學計量學的SiON薄層,因此,能獲得好的器件電特性;(b)為進一步提高柵介質等效k值,研究了HfSiON作為界面層的HfTiON/HfSiON疊層結構。與沒有HfSiON界面層的樣品相比,這種疊層柵介質結構表現(xiàn)出低的界面態(tài)密度、低的柵極漏電、高的器件可靠性。總之,采用這兩種疊層柵介質結構及其相應的制備工藝,能有效改善MO

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論