版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、隨著金屬氧化物半導體(MOS)器件尺寸的縮小,柵極漏電急劇增加,導致器件不能正常工作。為了降低超薄柵介質(zhì)MOS器件的柵極漏電,需采用高介電常數(shù)(高k)柵介質(zhì)代替SiO2。鉿(Hf)系氧化物和氮氧化物由于具有高的k值,好的熱穩(wěn)定性,成為當前高k柵介質(zhì)的研究熱點。理論方面,現(xiàn)有高k柵介質(zhì)MOS器件隧穿電流解析模型主要用于1V以上的區(qū)域,擬合參數(shù)較多;實驗方面,Hf系氧化物的預處理工藝研究較少;HfTi氧化物和氮氧化物研究主要集中于HfTiO
2、材料、Ti的含量、材料的微結(jié)構(gòu)等方面,對于HfTiO等和Si接觸的界面特性研究較少。針對這些問題,本文從理論和實驗兩方面開展了研究工作,具體內(nèi)容分為三部分:隧穿電流模型研究,Hf和HfTi氧化物和氮氧化物高k柵介質(zhì)MOS器件制備和電特性研究,以及高k柵介質(zhì)MOSFET閾值電壓模型和亞閾特性研究。 對于隧穿電流模型研究,主要采用了兩種方法:自洽解方法和解析方法。采用自洽解方法對超薄柵介質(zhì)MOS器件各子帶的能級、Si表面電荷面密度和
3、隧穿電流進行了計算和仿真,模擬結(jié)果與實驗結(jié)果吻合較好。同時也仿真了隧穿電流隨襯底摻雜濃度和氧化層厚度的變化,發(fā)現(xiàn)低偏置時隧穿電流隨襯底摻雜濃度增加而減?。桓咂脮r,摻雜濃度對隧穿電流影響很??;而隧穿電流與柵介質(zhì)厚度關(guān)系極大。隧穿電流解析模型分為耗盡/反型狀態(tài)和積累狀態(tài)隧穿電流模型:(1)在表面勢解析模型基礎(chǔ)上,通過將多子帶等效為單子帶,建立了一個擬合參數(shù)少的高k柵介質(zhì)MOS器件在耗盡/反型狀態(tài)下的隧穿電流解析模型,模擬結(jié)果與自洽解結(jié)果,
4、Si3N4、HfO2作為柵介質(zhì)以及HfO2/SiO2疊層柵介質(zhì)的實驗結(jié)果均符合較好,計算時間較自洽解方法大大縮短,模型具有一定特色。(2)建立了高k柵介質(zhì)MOS器件在積累狀態(tài)的隧穿電流模型。采用此模型模擬了SiO2、HfSiON介質(zhì)和疊層介質(zhì)MOS器件的隧穿電流,模擬結(jié)果和實驗結(jié)果符合較好。針對MOS存儲器,首次設(shè)計了一個具有U型氮分布和類SiO2/Si界面的三層高k柵介質(zhì)結(jié)構(gòu)——HfON/HfO2/HfSiON結(jié)構(gòu)。該結(jié)構(gòu)能形成好的介
5、質(zhì)/Si界面,減小柵極漏電,同時解決硼擴散到溝道區(qū)的問題。應(yīng)用積累狀態(tài)隧穿電流模型對三層高k介質(zhì)結(jié)構(gòu)進行了優(yōu)化設(shè)計。合理選擇三層介質(zhì)中每一層介質(zhì)的厚度可以有效抑制柵極漏電。當總的等效氧化物厚度(EOT)為2 nm時,0.3-nm HfON, 0.5-nm HfO2和1.2-nm HfSiON結(jié)構(gòu)是一個優(yōu)化的設(shè)計。 實驗研究方面,(1)采用反應(yīng)直流磁控濺射方法制作了不同表面預處理和不同淀積后退火處理(PDA)的HfO2柵介質(zhì)MOS
6、電容。在HfO2柵介質(zhì)MOS電容制備過程中,首次采用O2 + TCE表面預處理工藝。對柵極漏電流和應(yīng)力致漏電(SILC)的測量分析表明,采用O2 + TCE表面預處理工藝可以顯著減小界面態(tài)密度和氧化物陷阱密度,從而有效減小柵極漏電及應(yīng)力致漏電的增加。(2)采用不同工藝方法制備了HfTiON柵介質(zhì)MOS電容,研究了器件的電特性和可靠性。首先,共反應(yīng)濺射方法制備了HfTiO柵介質(zhì)薄膜,然后在NO、N2O和NH3氣體氛圍600 0C退火2 m
7、in。電特性研究表明NO退火形成了具有HfTiSiON界面層的HfTiON介質(zhì),該介質(zhì)的界面態(tài)和體電荷較低,器件可靠性好。其次,在N2/Ar氣氛中,Hf和Ti靶共反應(yīng)濺射淀積的柵介質(zhì)薄膜HfTiN在不同氣氛650 0C退火2分鐘。對HfTiON柵介質(zhì)MOS器件電性能的研究表明,N2O退火工藝能制備出界面態(tài)和體電荷密度低、器件可靠性高的HfTiON柵介質(zhì)MOS器件。其中,在N2/Ar氣氛中濺射淀積柵介質(zhì)薄膜HfTiN,然后在N2O中退火是
8、有潛力的超薄柵介質(zhì)制備工藝。 研究了高k柵介質(zhì)MOSFET的閾值電壓和亞閾特性:(1)采用PISCES-II模擬器對高k柵介質(zhì)MOSFET的閾值電壓和亞閾特性進行了模擬分析,結(jié)果表明,為了使器件的閾值電壓和亞閾特性不隨高k柵介質(zhì)的使用而惡化,k值不應(yīng)大于50,柵介質(zhì)厚度/溝長比(tox/L)應(yīng)小于0.2;(2)建立了考慮量子效應(yīng)和短溝道效應(yīng)的高k柵介質(zhì)MOSFET閾值電壓模型,模擬結(jié)果表明,隨k值增加,量子修正的短溝道閾值電壓模
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高k柵介質(zhì)硅MOS器件柵極漏電流模型及制備工藝研究.pdf
- 高_柵介質(zhì)Ge基MOS器件模型及制備工藝研究.pdf
- 高k柵介質(zhì)Ge-MOS器件電特性模擬及制備工藝研究.pdf
- 高κ柵介質(zhì)Ge MOS器件遷移率模型及制備工藝研究.pdf
- 高k柵介質(zhì)SiGe MOS器件電特性研究.pdf
- 小尺寸高k柵介質(zhì)MOS器件柵極漏電特性研究.pdf
- 高K柵介質(zhì)AlGaN-GaN MOS-HEMT器件研究.pdf
- 高k柵介質(zhì)(In)GaAs MOS器件遷移率模型及表面處理工藝研究.pdf
- 高k柵介質(zhì)MOS器件的特性模擬與實驗研究.pdf
- 高k柵介質(zhì)GaAs MOS器件閾值電壓模型及界面特性研究.pdf
- 高k柵介質(zhì)Ge MOS器件界面鈍化層材料及工藝優(yōu)化研究.pdf
- La-基高k柵介質(zhì)Ge MOS器件制備及柵極直接隧穿電流模型.pdf
- 高k柵介質(zhì)AIGaN-GaN MOS-HEMT器件特性研究.pdf
- 高K柵介質(zhì)Ge MOS電容特性與制備研究.pdf
- 高k柵介質(zhì)AlGaN-GaN MOS-HEMT器件性能研究.pdf
- 高κ柵介質(zhì)MOS器件電學特性的研究.pdf
- 高K介質(zhì)MOS器件隧穿低頻噪聲模型研究.pdf
- 堆棧高k柵介質(zhì)(In)GaAs MOS器件電子遷移率模型及界面特性研究.pdf
- 鉿基高K柵的制備、物性及MOS器件性能研究.pdf
- 基于高k柵介質(zhì)的Ⅲ-Ⅴ族化合物半導體MOS器件研究.pdf
評論
0/150
提交評論