版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、超結理論的提出,打破了功率MOSFET(金屬-氧化物-半導體場效應晶體管)中的“硅極限”,建立了功率器件的里程碑,但電荷平衡問題一直是超結器件設計和制造中的關鍵和難點。本文研究了Super Junction SOI LDMOS,并且進一步地結合Super Junction理論和高k介質材料,提出了三種新型的SOI HK LDMOS,旨在改善LDMOS的耐壓和比導通電阻的折衷關系。
(1)典型的SOI Super Junctio
2、n LDMOS,該結構通過漂移區(qū)中相鄰的P/N柱區(qū)相互耗盡,在保持耐壓的同時提高了漂移區(qū)的摻雜濃度。仿真得到了擊穿電壓BV=179V,比導通電阻Ron,sp=5.3mΩ·cm2。然后介紹了超結結構的關鍵工藝步驟。
(2)具有高k介質槽的SOI LDMOS(SOI HK LDMOS),該結構在N型漂移區(qū)兩側引入高k介質槽。體區(qū)-高k介質-漂移區(qū)形成了等效MIS電容結構,等效電容自適應地輔助耗盡漂移區(qū)并調(diào)制漂移區(qū)內(nèi)的電場,不僅提高
3、了漂移區(qū)優(yōu)化濃度,而且緩解了襯底輔助耗盡效應帶來的電荷非平衡,在提高耐壓的同時降低了比導通電阻。仿真得到了耐壓BV=212V,比導通電阻Ron.sp=4.6mΩ·cm2。與SOI Super Junction LDMOS相比,根據(jù)高k介質的k值不同,該結構的比導通電阻Ron.sp可降低13%~20%,耐壓 BV可提高16%~18%,優(yōu)值 FOM(BV2/Ron.sp)可提高62%~68%。本文給出了該結構的一種可行工藝方案,與超結結構的
4、工藝相比,該結構的工藝相對簡單。
(3)具有半高k介質結構的LDMOS(Semi-HK LDMOS),該結構在靠近源端部分利用高k介質對漂移區(qū)的輔助耗盡和電場調(diào)制作用,優(yōu)化耐壓和比導通電阻的折衷,在靠近漏端部分采用常規(guī)的均勻低摻雜,緩解漏端強烈的襯底輔助耗盡效應,削弱器件對電荷非平衡的敏感性。仿真得到了耐壓BV=169V,比導通電阻Ron.sp=4.8mΩ·cm2的Semi-HK LDMOS。該結構與常規(guī)超結LDMOS相比,耐
5、壓下降5%,比導通電阻下降9%,但極大地改善了器件對電荷非平衡敏感的問題。最后給出了該結構的可行工藝方案。
(4)具有表面低阻通道的HK LDMOS(SLOP HK LDMOS),該結構在漂移區(qū)表面具有一層高摻雜的低電阻電流通路,正向導通時可以降低器件的導通電阻;在反向耐壓時,通過低摻雜的漂移區(qū)部分承受耐壓。仿真得到了耐壓BV=213V,比導通電阻Ron.sp=4.3mΩ·cm2的SLOP HK LDMOS,在通常結構的基礎上
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 具有高K介質槽的功率MOS研究.pdf
- 高k柵介質SiGe MOS器件電特性研究.pdf
- 深構槽型功率MOS器件的研究.pdf
- 高K介質MOS器件隧穿低頻噪聲模型研究.pdf
- 高k柵介質MOS器件模型和制備工藝研究.pdf
- 高K柵介質Ge MOS電容特性與制備研究.pdf
- 小尺寸高k柵介質MOS器件柵極漏電特性研究.pdf
- 高K柵介質AlGaN-GaN MOS-HEMT器件研究.pdf
- 高k柵介質MOS器件的特性模擬與實驗研究.pdf
- 高k柵介質AIGaN-GaN MOS-HEMT器件特性研究.pdf
- 高k柵介質AlGaN-GaN MOS-HEMT器件性能研究.pdf
- MOS器件高k介質缺陷電荷俘獲與噪聲相關性研究.pdf
- 基于高k柵介質的Ⅲ-Ⅴ族化合物半導體MOS器件研究.pdf
- 高k柵介質Ge-MOS器件電特性模擬及制備工藝研究.pdf
- 高k柵介質硅MOS器件柵極漏電流模型及制備工藝研究.pdf
- 高k柵介質Ge MOS器件界面鈍化層材料及工藝優(yōu)化研究.pdf
- 高k柵介質Ge基MOS器件電特性模擬及界面特性研究.pdf
- 高k柵介質MOS器件柵極泄漏電流的分析與建模.pdf
- Hf基高k棚介質的界面調(diào)控及MOS器件性能優(yōu)化.pdf
- 高k柵介質GaAs MOS器件閾值電壓模型及界面特性研究.pdf
評論
0/150
提交評論