MSTP芯片的系統(tǒng)級設(shè)計及FPGA驗證.pdf

1、電信運(yùn)營商目前所面臨的重大挑戰(zhàn)就是在提供傳統(tǒng)語音和專線業(yè)務(wù)的同時，滿足客戶日益增加的數(shù)據(jù)業(yè)務(wù)需求?，F(xiàn)有SDH/SONET傳輸網(wǎng)無法有效地支持諸如以太網(wǎng)和存儲局域網(wǎng)(SAN)等新的數(shù)據(jù)業(yè)務(wù)，而建設(shè)新的純數(shù)據(jù)網(wǎng)絡(luò)代價過于高昂。多業(yè)務(wù)傳送平臺(MSTP)技術(shù)的出現(xiàn)，實現(xiàn)了在SDH/SONET網(wǎng)絡(luò)中靈活高效地傳輸各種數(shù)據(jù)業(yè)務(wù)，充分挖掘了現(xiàn)有網(wǎng)絡(luò)的傳輸能力。目前，國內(nèi)廠商生產(chǎn)的MSTP設(shè)備中核心芯片主要依賴進(jìn)口，設(shè)計開發(fā)MSTP專用芯片對于提高我

2、國在電信領(lǐng)域的競爭力具有重大意義。 本文首先介紹了MSTP技術(shù)的基本知識，包括MSTP技術(shù)的特點、MSTP設(shè)備的功能模型，在此基礎(chǔ)上提出了MSTP芯片的系統(tǒng)級設(shè)計方案，完成了功能定義和模塊劃分。然后詳細(xì)介紹了MSTP系統(tǒng)開發(fā)中涉及的核心技術(shù)，包括SDH技術(shù)、通用成幀技術(shù)、虛級聯(lián)技術(shù)和鏈路容量調(diào)整機(jī)制技術(shù)。最后闡述了并行幀同步器、8B/10B編解碼器、GFP-T封裝/解封裝電路、虛級聯(lián)電路的設(shè)計方案與實現(xiàn)方法。 本文使用自

3、頂向下的設(shè)計方法和RTL級的Vefilog硬件描述語言，采用MentorGraphics公司的ModelSim仿真系統(tǒng)和Altera公司的QuartusⅡ開發(fā)平臺協(xié)同完成電路的功能仿真、靜態(tài)時序分析、邏輯綜合和動態(tài)時序驗證，并在Altera的Cyclone系列FPGA器件EPlC6T144C8上完成對關(guān)鍵模塊的FPGA物理驗證。使用ModelSim代替QuartusⅡ進(jìn)行綜合后的動態(tài)時序驗證，能夠大大提高仿真驗證的效率和測試向量的可移植