FPGA芯片內(nèi)部系統(tǒng)控制與配置電路模塊的設(shè)計(jì)與驗(yàn)證.pdf

1、FPGA(可編程門陣列)作為 SOPC(片上可編程系統(tǒng))的重要組成部分，以其豐富的可編程邏輯資源實(shí)現(xiàn) SOPC的靈活性，方便融合各種不同的軟核實(shí)現(xiàn)系統(tǒng)的擴(kuò)展。國(guó)外的FPGA發(fā)展已經(jīng)日新月異，而在國(guó)內(nèi)FPGA芯片的研究正處于起步的階段，尤其是在關(guān)系國(guó)計(jì)民生的一些重要領(lǐng)域。所以研發(fā)具有自主知識(shí)產(chǎn)權(quán)的FPGA芯片無(wú)疑成為當(dāng)務(wù)之急，對(duì)于發(fā)展我們的民族產(chǎn)業(yè)同樣具有重大的意義。
　　本文設(shè)計(jì)了 FPGA芯片內(nèi)部的配置控制電路，為 FPGA設(shè)計(jì)

2、軟件和可編程邏輯硬件資源提供數(shù)據(jù)接口，保證將配置數(shù)據(jù)正確的下載到對(duì)應(yīng)的邏輯存儲(chǔ)單元中。通過(guò)對(duì) FPGA的軟硬件接口環(huán)境的分析和抽象建模，本文提出的配置電路包含配置接口電路，配置寄存器，總線譯碼部分和配置電路控制模塊。本設(shè)計(jì)具有復(fù)用性好，支持多種不同的配置方式，配置速率較快等性能。具體的性能指標(biāo)為串行模式下實(shí)現(xiàn)配置速率70MHz，并行模式下實(shí)現(xiàn)配置速率70MHz，JTAG配置模式下實(shí)現(xiàn)配置速率50MHz，JTAG回讀速率33MHz，并行回