基于LDMOS電容特性的研究及其器件建模.pdf

1、半導(dǎo)體技術(shù)的進(jìn)步促進(jìn)集成電路的飛速發(fā)展，特別是近年來(lái)功率集成電路取得了很大的發(fā)展，集成電路的市場(chǎng)也在增大。高壓LDMOS器件非常適合應(yīng)用于功率集成電路中，這是因?yàn)椋阂环矫娓邏篖DMOS器件的柵極、源極以及漏極都在器件的表面，這樣就有利于和其它CMOS器件兼容；另一方面高壓LDMOS器件具有很高的擊穿電壓以及很低的導(dǎo)通電阻。所以近年來(lái)對(duì)體硅LDMOS器件的研究越來(lái)越多。
　　 器件的建模是指通過(guò)其它的模型模擬仿真出器件的電學(xué)特性，

2、器件的模型是電路仿真中必要的元素，仿真結(jié)果是否能夠正確的反映器件的電學(xué)特性很大程度上決定于器件模型建立的好壞，所以器件模型的建立的好壞直接影響著電路仿真的結(jié)果。由于高壓LDMOS器件的多樣性以及器件結(jié)構(gòu)的復(fù)雜性，近年來(lái)可以用于電路仿真的器件的宏模型并不多，而且現(xiàn)有的模型仿真結(jié)果都不是太理想。本文建立的能用于SPICE仿真的高壓器件的宏模型。
　　 首先，從器件的靜態(tài)特性出發(fā)，借助軟件Tsuprem4，建立了器件的結(jié)構(gòu)模型。通過(guò)半

3、導(dǎo)體理論與二維器件模擬仿真軟件MEDICI相結(jié)合，在滿(mǎn)足一定的擊穿電壓和導(dǎo)通電流的前提下，在設(shè)計(jì)中盡量提高器件的耐壓特性和減小器件的導(dǎo)通電阻，在反復(fù)的模擬仿真中，最終得到了器件最優(yōu)化工藝參數(shù)。其次，從器件的動(dòng)態(tài)特性出發(fā)，通過(guò)理論計(jì)算與軟件方針研究了LDMOS電容的特性，特別是對(duì)柵漏寄生電容以及柵源寄生電容做了大量的分析，并通過(guò)模擬各種結(jié)構(gòu)參數(shù)對(duì)柵漏電容的影響，理論計(jì)算得到的數(shù)據(jù)與軟件模擬的結(jié)果對(duì)比，得到一些結(jié)論。利用這些結(jié)論，在設(shè)計(jì)LD

4、MOS時(shí)，一方面，為優(yōu)化設(shè)計(jì)LDMOS的結(jié)構(gòu)參數(shù)提供參考；另一方面也可以驗(yàn)證模型建立的準(zhǔn)確性。最后，本文中提出的功率LDMOS器件建立宏模型，提出了一種新型的等效電路的宏模型，最后通過(guò)MEDICI仿真與SPICE仿真比較，宏模型的瞬態(tài)分析以及靜念Ⅳ特性分析，驗(yàn)證了本文提出的宏模型是滿(mǎn)足電路仿真要求的。
　　 通過(guò)以上的工作，本文建立了功率器件LDMOS的SPICE宏模型，因?yàn)榻⒌姆椒ň哂衅毡樾?，所以這種方法可以用到各種高壓器件