龍芯RTL Verilog到C翻譯器的設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁
已閱讀1頁，還剩48頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、Verilog硬件描述語言(IEEE Standard Verilog Hardware Description Language)為電子系統(tǒng)各階段的建立提供統(tǒng)一的形式符號。在IC設(shè)計(jì)中，使用Verilog編寫寄存器級描述(RTL)對目標(biāo)系統(tǒng)建立行為級模型后，對RTL進(jìn)行大量的軟件仿真不僅可以及早發(fā)現(xiàn)潛在的邏輯錯誤，而且能夠?qū)δ繕?biāo)系統(tǒng)的性能進(jìn)行初步評估。 目前，使用商業(yè)仿真軟件成為IC設(shè)計(jì)工程師們的首選，但商業(yè)仿真軟件由于成本

2、過高、使用環(huán)境復(fù)雜等局限性，不適用于性能分析和系統(tǒng)評測等一般應(yīng)用。對于一般應(yīng)用，有針對性的開發(fā)專有的仿真軟件不僅可以節(jié)約成本、簡化仿真環(huán)境，還能提高仿真速度。 本文的研究工作主要是針對特殊的語法語義，設(shè)計(jì)并實(shí)現(xiàn)RTL Verilog到C的翻譯器，并以此翻譯器為基礎(chǔ)進(jìn)行高級語言生成式仿真。文中首先詳細(xì)描述了該翻譯器前端的分析流程，分別討論了每個(gè)階段使用的重要數(shù)據(jù)結(jié)構(gòu)和算法，然后描述了翻譯器后端代碼生成的過程，提出仿真簡化模型，并給

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論