基于糾錯(cuò)碼的VLSI數(shù)據(jù)路徑自檢測(cè)設(shè)計(jì)及其芯片實(shí)現(xiàn).pdf

1、隨著數(shù)字系統(tǒng)的廣泛使用和復(fù)雜性急劇提高，系統(tǒng)運(yùn)行的可靠性問(wèn)題越來(lái)越引起人們的注意。提高可靠性的一個(gè)重要措施是“屏蔽”故障影響的故障冗余(容錯(cuò))技術(shù)，雖然這種做法也要增加硬件和軟件的開(kāi)銷，但因其可靠性高，引起人們的很大興趣。同時(shí)我們知道超大規(guī)模集成電路中的數(shù)據(jù)錯(cuò)誤大多數(shù)是單向的，學(xué)者們提出了許多編碼來(lái)檢測(cè)這樣的錯(cuò)誤。為了評(píng)價(jià)這些編碼的檢錯(cuò)能力，全自檢電路的概念被提出來(lái)并被證明是十分有效的。這種電路能夠像檢測(cè)固定型故障一樣實(shí)時(shí)檢測(cè)偶發(fā)性故障

2、。 本文首先介紹了容錯(cuò)的基本理論和全自檢電路的基本結(jié)構(gòu)，給出Bose-Lin碼的常用算法，提出了改進(jìn)的Bose-Lin碼并行算法，并分析其延時(shí)。接著介紹了TRC的原理，給出了TRC<,2>的基本結(jié)構(gòu)，對(duì)于n≥3時(shí)采用TRC樹(shù)的方法。然后應(yīng)用Bose-Lin碼實(shí)現(xiàn)了簡(jiǎn)單功能的組合電路檢錯(cuò)和糾錯(cuò)設(shè)計(jì)，并在OUARTUSⅡ 6.0上進(jìn)行了功能仿真。采取在數(shù)據(jù)輸入輸出端加兩個(gè)緩存的方法，在電路出現(xiàn)故障時(shí)系統(tǒng)重新工作一次以實(shí)現(xiàn)糾錯(cuò)。為了方