高速全并行模數(shù)轉(zhuǎn)換器的研究與設計.pdf

1、隨著計算機、通訊和多媒體技術的飛速發(fā)展，高新技術領域的數(shù)字化進程不斷加快，這對模數(shù)轉(zhuǎn)換器(Analog-to-Digital，簡稱ADC或A/D)提出了更高的要求。為了適應這些要求，當前A/D轉(zhuǎn)換電路的主流正朝著高速、高分辨率和低功耗的方向發(fā)展。特別是在醫(yī)學圖像、雷達、示波器、硬盤驅(qū)動讀取信道、無線通信等應用領域，對A/D轉(zhuǎn)換電路的速度要求越來越高。 本文主要是研究和設計基于CMOS工藝的高速、合適分辨率的模數(shù)轉(zhuǎn)換電路，研究所得

2、結(jié)論如下： (1)設計了新型的4位全并行模數(shù)轉(zhuǎn)換電路，最高采樣率達5GHz。主要從以下幾個方面來改進和設計：采用無采樣/保持電路的全并行ADC結(jié)構(gòu)；整個電路用單個時鐘控制，使比較電路與解碼電路都工作在流水線的工作方式下，轉(zhuǎn)換速度大大提高；采用低擺幅輸入輸出信號、全差分的輸入輸出方式和低擺幅的時鐘控制，提高了ADC的轉(zhuǎn)換速度和信噪比；在比較電路中使用了電感技術和多級級聯(lián)方式，提高了比較器的轉(zhuǎn)換速度并降低了轉(zhuǎn)換的誤碼率；解碼電路采用

3、基于電流模式邏輯門電路的解碼方式，先將溫度計碼轉(zhuǎn)換成格林碼，再將格林碼轉(zhuǎn)換成二進制碼，進一步提高轉(zhuǎn)換速度和降低誤碼率。 (2)設計了新型的6位內(nèi)插式全并行模數(shù)轉(zhuǎn)換電路，最高采樣率達4GHz。對(1)所設計的4位全并行ADC進行改進，采用了內(nèi)插技術，提出了新的內(nèi)插方式：電阻內(nèi)插與有源內(nèi)插級聯(lián)的兩級內(nèi)插方式使內(nèi)插因子達到8，這種內(nèi)插方式進一步降低了內(nèi)插放大器和內(nèi)插電阻的數(shù)量，且對內(nèi)插放大器的線性范圍要求降低。 兩個模數(shù)轉(zhuǎn)換電