高速逐次逼近型模數(shù)轉(zhuǎn)換器研究與設(shè)計(jì).pdf

1、無線傳感網(wǎng)絡(luò)無論在軍事還是民用領(lǐng)域，都得到了越來越廣泛的應(yīng)用。模數(shù)轉(zhuǎn)換器(ADC)作為無線傳感網(wǎng)絡(luò)的重要組成部分，其發(fā)展對無線傳感網(wǎng)絡(luò)的應(yīng)用有著重要意義。逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)的功耗極低，面積較小，可以實(shí)現(xiàn)較高的分辨率，成了無線傳感網(wǎng)絡(luò)領(lǐng)域ADC的最佳選擇，同時在便攜式儀表、工業(yè)自動控制等領(lǐng)域也有著廣泛應(yīng)用。隨著傳感網(wǎng)對大數(shù)據(jù)量音、視頻等多媒體信息流需求的不斷增長，無線傳感網(wǎng)絡(luò)對于傳輸速率的要求大大提高，所以設(shè)計(jì)與之適應(yīng)

2、的高速SAR ADC有著很大的意義。
　　本課題基于中高速無線傳感網(wǎng)絡(luò)應(yīng)用背景，采用TSMC-0.18um CMOS工藝設(shè)計(jì)了一款50MS/s、12bit的低功耗ADC。論文研究了SAR ADC常見結(jié)構(gòu)，確定采用改進(jìn)型分段電容全差分SAR結(jié)構(gòu);采用線性度高的柵壓自舉開關(guān)結(jié)構(gòu)，提高了ADC精度;采用改進(jìn)型分段電容結(jié)構(gòu)DAC電容陣列，減少了總電容值，縮小了芯片面積，降低成本，同時提高電容匹配度，降低了功耗和提高了精度;采用高速動態(tài)比較

3、器結(jié)構(gòu)，在滿足高速比較的前提下，降低了電路功耗;改進(jìn)傳統(tǒng)SAR控制邏輯同步時序電路，有效利用了空閑等待時間，減小了延時，從而提高ADC的轉(zhuǎn)換速度。在此基礎(chǔ)上，完成了整個系統(tǒng)的原理圖設(shè)計(jì)，電路前仿真結(jié)果表明:最高采樣頻率可達(dá)到79.4MS/s，有效位數(shù)ENOB為11.71bit，信號噪聲失真比SNDR為72.28dB，無雜散動態(tài)范圍SFDR為81.37dB。
　　本設(shè)計(jì)采用TSMC-0.18um CMOS工藝完成了高速SAR ADC