逐次逼近型模數轉換器及其噪聲整形混合結構的研究與實現.pdf

1、模數轉換器(ADC，Analog-to-Digital Converter)作為真實物理世界與數字世界接口，在航天航空、雷達、通信、測控、測量、醫(yī)療等領域都得到了廣泛的應用。在這個信息爆炸的時代，信息處理的方式總是向著更高效、更準確的方向發(fā)展，對ADC性能的追求是永無止境的。集成電路工藝的進步使得芯片的單位面積集成度越來越高，晶體管的工作速度越來越快，這雖然有利于設計更快的ADC，卻帶來了新的挑戰(zhàn)。集成電路工藝的進步伴隨著晶體管I-V特

2、性的惡化、本征增益的縮小、供電電壓的降低、柵極漏電流的增加和相對加工誤差的加大。這些因素惡化了模擬電路的性能，加大了高性能ADC的設計難度。此外，相比于集成電路工藝的飛速發(fā)展，電池技術與芯片散熱技術的進步相對緩慢。ADC的功耗隨轉換速率增加而急劇攀升，使得芯片升溫，性能退化，而且也導致可靠性問題。因此，低功耗也是ADC研究的一個重要主題。
　　在各類ADC中，逐次逼近型(SAR，Successive-Approximation R

3、egister)ADC的模擬電路規(guī)模遠小于數字電路規(guī)模，在低電壓、低功耗、高速的先進工藝上更能體現出其優(yōu)勢，得到了廣泛研究。另一方面，在應用需求的持續(xù)拉動下，傳統(tǒng)ADC架構表現出綜合性能的局限性。近幾年，學術界開始尋求ADC架構的重塑，將傳統(tǒng)的幾種ADC架構各自的“特長”相結合，重新構建兼具各方面優(yōu)勢的混合架構。SAR ADC能效高、面積小、結構靈活，非常適合作為混合架構ADC的元素，與其他技術結合，以低功耗實現高性能。本文針對SAR

4、ADC的轉換延時與功耗等問題進行了研究，探討了高性能低功耗SAR ADC IP核的實現方法，并在此基礎上將過采樣與噪聲整形技術引入SAR ADC，對高精度低功耗混合架構ADC的實現進行了探索。
　　針對SAR ADC中數字電路規(guī)模與功耗隨精度與采樣率提升大幅增長的問題，本文對高速高能效逐次逼近邏輯的設計方法展開了研究。在分析了典型異步結構SAR ADC中逐次逼近邏輯的功耗與延時產生機制的基礎上，提出了一種通用性強的“直通型”逐次逼

5、近邏輯，優(yōu)化了時序，改善了動態(tài)邏輯的功耗。此外，提出了雙比較器的系統(tǒng)架構和一種比較器亞穩(wěn)態(tài)保護電路，以進一步提升速率并降低功耗?；谒岢龅碾娐芳记?，在0.13μm CMOS工藝上實現了一個10位SAR ADC。測試結果顯示在1.2V電源電壓和65MS/s采樣率下，其信號噪聲失真比(SNDR)可達56.3dB，總功耗為555μW，其中數字部分僅消耗203μW。
　　為提升單通道SAR ADC轉換速率，本文針對異步SAR ADC系統(tǒng)

6、時序中存在的時間冗余進行了分析。提出一種“雙向試驗型”高速異步SAR ADC架構，以每一位轉換中DAC提前置位的方式，使比較器與DAC的工作時間可以產生重疊，從而縮短轉換時間。采用該架構，在0.13μm CMOS工藝上完成了一款8位ADC的電路設計，通過仿真對系統(tǒng)進行了驗證，能夠達到360MS/s的采樣速率。
　　逐次逼近型ADC受限于比較器和DAC的噪聲，在實現10位以上的有效位數時，面積和功耗急劇增加，不再具有高能效低成本的優(yōu)

7、勢。Sigma-Delta ADC的過采樣與噪聲整形兩項核心技術被移植到SAR ADC中，以實現更高的精度。傳統(tǒng)的噪聲整形技術一般基于由運算放大器構成的有源積分器，消耗大量靜態(tài)功耗，而且隨著工藝節(jié)點的推進，越來越低的電源電壓給運放的設計帶來了更大的挑戰(zhàn)?，F有的通過無源濾波進行噪聲整形的方式仍存在著時序及電路復雜度過高、魯棒性較差的問題，難以在工藝間移植和實現產品化。針對這一問題，本文提出了一種“雙誤差反饋通路”噪聲整形SAR ADC系統(tǒng)