12位高速流水線逐次逼近混合結(jié)構(gòu)模數(shù)轉(zhuǎn)換器研究.pdf

1、移動通信經(jīng)歷了從模擬無線電到數(shù)字無線電，再從數(shù)字無線電到軟件無線電。移動無線網(wǎng)絡(luò)已經(jīng)進入3G時代并且正向4G時代邁進。三網(wǎng)融合的強大趨勢給各通信領(lǐng)域的電子系統(tǒng)中的模數(shù)轉(zhuǎn)換器(ADC)提出了更高的要求，即高帶寬和高精度。例如，在無線電收接發(fā)系統(tǒng)中，為了使模擬處理模塊數(shù)字化，經(jīng)常把ADC設(shè)計得更靠近天線。而ADC的設(shè)計就是軟件無線電技術(shù)的眾多設(shè)計難點之一。高速高精度的模數(shù)轉(zhuǎn)換器設(shè)計已經(jīng)成為 ADC設(shè)計的主要挑戰(zhàn)。流水線模數(shù)轉(zhuǎn)換器(Pipel

2、ine ADC)由于其在速度、面積、功耗以及精度方面具有較好的折中，是高速高精度ADC的主要實現(xiàn)方式。然而高性能的Pipeline ADC需要高性能的模擬模塊，如高增益高帶寬的運放，會產(chǎn)生很大的功耗。另一方面，隨著工藝特征尺寸的下降，以及低壓、低功耗的需求，逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)進入人們的視野。由于數(shù)字模塊較多，因此SAR ADC芯片正隨著工藝發(fā)展逐漸趨近全數(shù)字化實現(xiàn)。但是高速高精度的SAR ADC設(shè)計時，在功耗、面積、

3、速度和精度上很難折中，這些主要取決于采用的工藝。因此在高速高精度領(lǐng)域，SAR ADC的設(shè)計并不多見。
　　本文首先闡述了SAR ADC的基本原理。詳細地分析了SAR ADC中電容陣列的電容失配效應(yīng)以及電容陣列開關(guān)時序?qū)DC的線性度的影響關(guān)系，給出了一種設(shè)計SAR ADC電容的新設(shè)計思路。在簡單介紹了Pipeline ADC中關(guān)鍵模塊增益數(shù)模單元(MDAC)的工作原理后，提出了一種全新的 ADC。由于這種 ADC將 SAR ADC

4、與Pipeline ADC有效地結(jié)合起來，因此在本文中稱為Pipeline-SAR ADC。本文詳細分析了 Pipeline-SAR ADC的非理想因素，提出相應(yīng)的解決方案，并對Pipeline-SAR ADC的架構(gòu)作了系統(tǒng)分析。在關(guān)鍵模塊設(shè)計中，提出了多個新型電路模塊和設(shè)計思路，使得高速、中高精度、低功耗ADC得以實現(xiàn)。通過分析和實驗，可以得出的結(jié)論是Pipeline-SAR ADC能夠?qū)AR ADC與Pipeline ADC兩種轉(zhuǎn)

5、換器的優(yōu)點完美地結(jié)合起來，開辟了一種設(shè)計高速高精度、低功耗ADC的新方法。采用SMIC0.18μm1P6M1.8V標(biāo)準(zhǔn) CMOS工藝制造實現(xiàn)了12位50MHz Pipeline-SAR ADC。后仿真表明：當(dāng)采樣頻率為50MS/s，輸入信號頻率為24.854MHz的滿擺幅正弦差分信號時得到輸出信號的無雜散波動態(tài)范圍(SFDR)為84.6dB、信號噪聲失真比(SNDR)為72.42dB、有效位數(shù)(ENOB)為11.74位；當(dāng)輸入信號為較低

6、頻率時，后仿真得到SFDR為91.92dB、SNDR為73.13dB、ENOB為11.86位；甚至當(dāng)輸入信號頻率為49.853515625MHz遠超過奈奎斯特(Nyquist)頻率時，SFDR仍維持在75dB以上。芯片的測試得到的結(jié)果也較好地滿足設(shè)計預(yù)期。在1.8V供電電壓下，芯片的功耗僅為10.8mW。在輸入信號頻率為9.911111MHz時，測得SFDR為81.97dB，SNDR為67.53dB；在輸入信號頻率為24.111111M