采用開環(huán)冗余結(jié)構(gòu)的高速流水線模數(shù)轉(zhuǎn)換器設(shè)計.pdf

1、隨著無線通信技術(shù)的進步，ADC作為通信系統(tǒng)的一部分正變得越來越重要。當前，無線通信系統(tǒng)需要高速、高精度以及低功耗的ADC。相對于其他結(jié)構(gòu)的ADC而言，流水線ADC在實現(xiàn)高速高精度的同時能夠達到較低的功耗，符合無線通信的發(fā)展需求，因而極具研究價值。
　　本文研究用于無線通信領(lǐng)域的高速流水線ADC。通過對流水線ADC的研究現(xiàn)狀進行了充分調(diào)研，分析了采用開環(huán)MDAC結(jié)構(gòu)和閉環(huán)MDAC結(jié)構(gòu)設(shè)計流水線ADC的優(yōu)缺點，最終提出基于冗余的開環(huán)M

2、DAC結(jié)構(gòu)設(shè)計流水線ADC以降低功耗并提高采樣率。為了解決開環(huán)放大器線性度差、精度難以保證的問題，采用了一種查表式后端數(shù)字校正技術(shù)將比較器失調(diào)、級間增益誤差等因素交由后臺數(shù)字校正部分處理，有效提高了流水線ADC的精度。本文設(shè)計的流水線ADC由14級1位/級電路構(gòu)成，當完成第1級流水線電路版圖后可以通過復(fù)制完成其余各級版圖，從而大大降低版圖的設(shè)計難度。在確定電路結(jié)構(gòu)的基礎(chǔ)上，本文采用Simulink建模仿真以驗證冗余開環(huán)結(jié)構(gòu)在電路實現(xiàn)中的

3、可行性。建模仿真結(jié)果表明:當采樣率為100MHz，輸入信號為47.65625MHz時，校正前SNDR為27.05dB，SFDR為29.72dB，ENOB為4.2位;當采用校正方案校正后，SNDR為74.51dB，SFDR為82.05dB，ENOB為12.09dB。
　　本文設(shè)計的流水線ADC采用了TSMC0.18μm1P6M CMOS工藝，電源電壓為1.8V。整個電路主要包括14級1位/級流水線電路和延時對準寄存器陣列。每級流水線

4、電路由采保電路、子ADC、MDAC和時鐘電路構(gòu)成，電路版圖面積約為1.2mm×1.4mm。輸入信號擺幅最大為600mV，采樣率可以達到100MHz，精度為12位。后仿真結(jié)果表明:在輸入信號擺幅為600mV，頻率為47.65625MHz，采樣率為100MHz時，校正前SNDR為26.66dB，SFDR為29.65dB，ENOB為4.136位;校正后SNDR為68.98dB，SFDR為78.98dB，ENOB達到11.17位，功耗為155m