32Kb RRAM芯片設(shè)計(jì)及版圖優(yōu)化.pdf

1、隨著特征尺寸的不斷減小，傳統(tǒng)的Flash會遇到其工藝瓶頸。尋找下一代新型存儲器成為研究的熱點(diǎn)。在眾多下一代非易失性存儲器中，阻變存儲器(RRAM)由于其邏輯兼容性、編程電壓低、易于高密度集成等優(yōu)點(diǎn)迅速成為下一代新型存儲器的有力競爭者。
　　RRAM芯片為全定制設(shè)計(jì)，其存儲單元的版圖結(jié)構(gòu)和其他模塊版圖的布局、布線，都會嚴(yán)重影響到芯片面積和阻變性能，所以設(shè)計(jì)出良好的阻變存儲器的版圖對整個(gè)芯片的設(shè)計(jì)有著極其重要的影響。針對這種情況，本文

2、主要研究RRAM芯片的版圖設(shè)計(jì)，在此基礎(chǔ)上研究阻變單元編程電壓、高低阻分布、數(shù)據(jù)保持能力等的關(guān)系，并對其進(jìn)行了優(yōu)化，最終使芯片面積和性能達(dá)到最優(yōu)。
　　本文設(shè)計(jì)了一款容量為32kb，阻變材料為WOx，采用1T1R結(jié)構(gòu)的阻變存儲器。主要內(nèi)容有:首先分析芯片設(shè)計(jì)目標(biāo)和要求，其次分析選取合適的選通管并設(shè)計(jì)最小尺寸的RRAM cell的結(jié)構(gòu)，再根據(jù)cell結(jié)構(gòu)，考慮寄生參數(shù)如寄生電阻、寄生電容的影響，設(shè)計(jì)面積和可靠性折中的陣列結(jié)構(gòu)。然后由

3、設(shè)計(jì)要求設(shè)計(jì)最簡單、可靠性最高的外圍電路包括行列譯碼器、DMA等模塊，并仿真驗(yàn)證?？偲磿r(shí)使行列譯碼器與陣列節(jié)點(diǎn)匹配和各模塊的版圖拼接時(shí)優(yōu)化布局，使得面積最小。最后介紹了I/O PAD的選取和testkey的設(shè)計(jì)。
　　最終芯片在HHNEC0.5um工藝線上流片。通過對芯片的測試，阻變單元性能良好，高低阻窗口可達(dá)到10倍以上，編程電壓和數(shù)據(jù)保持能力均達(dá)到初始設(shè)計(jì)和實(shí)際應(yīng)用要求。說明良好的版圖設(shè)計(jì)可以使芯片的面積得到優(yōu)化，性能得到保障