版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著集成電路設(shè)計技術(shù)和半導(dǎo)體制造工藝的迅速發(fā)展,基于CMOS標(biāo)準(zhǔn)單元的超大規(guī)模集成電路(VLSI)設(shè)計已步入片上系統(tǒng)芯片(SOC)時代。SOC因其面積小、功耗低、功能多和集成度高等特點,被廣泛應(yīng)用于通信、消費電子和儀器儀表等領(lǐng)域。研究和掌握SOC設(shè)計技術(shù)對發(fā)展我國的集成電路產(chǎn)業(yè)具有重要的意義。
本文設(shè)計的片上系統(tǒng)芯片ZSU32內(nèi)置32位MIPS處理器,同時集成了LCD控制器、AC97控制器、SRAM控制器、以太網(wǎng)控制器等,
2、并具有I2C、SPI、UART等多種接口,可以滿足大部分嵌入式應(yīng)用。
文中采用自頂向下的設(shè)計方法,完成了芯片的前后端設(shè)計,重點總結(jié)了以下工作:(1)內(nèi)核Mcore的設(shè)計。Mcore兼容106條MIPS指令,用5級流水線實現(xiàn)。文中分析了流水線各級的功能,然后用Verilog硬件描述語言進行建模,采用ModelSim工具、結(jié)合SystemC測試平臺進行功能仿真,并用FPGA進行了原型驗證。(2)ZSU32的邏輯綜合。文中以Sy
3、nopsys公司的DesignCompiler為工具,詳細(xì)介紹了時鐘定義、多時鐘域、端口信號等時序約束策略,有效地減少了邏輯設(shè)計與物理設(shè)計之間的時序差異。
ZSU32芯片采用中芯國際0.18μmCMOS工藝進行了實現(xiàn)。使用PrimeTime進行靜態(tài)時序分析(STA),證明處理器可以達到200MHz的設(shè)計要求。芯片的網(wǎng)表單元總數(shù)超過二百六十萬門,文中采用ASTRO布局布線工具對網(wǎng)表進行了版圖設(shè)計。芯片版圖的尺寸約為3.9mm
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 射頻識別系統(tǒng)應(yīng)答器芯片設(shè)計與邏輯綜合.pdf
- GSM芯片的邏輯物理綜合與驗證.pdf
- 基于IA32操作系統(tǒng)內(nèi)核的設(shè)計與實現(xiàn).pdf
- 多媒體解調(diào)芯片的邏輯綜合與驗證分析.pdf
- 33539.綜合測井系統(tǒng)的內(nèi)核設(shè)計
- 系統(tǒng)芯片SOC的邏輯BIST研究.pdf
- 基于FPGA的模糊邏輯芯片的設(shè)計與研究.pdf
- YHFT-X芯片內(nèi)核的層次化物理設(shè)計.pdf
- USB主機控制芯片的邏輯設(shè)計與驗證.pdf
- 基于ARM內(nèi)核SOC芯片的FTP文件傳輸系統(tǒng)的設(shè)計及實現(xiàn).pdf
- 基于Win32的D2內(nèi)核模擬模塊的設(shè)計與實現(xiàn).pdf
- LCD驅(qū)動控制芯片邏輯部分設(shè)計與研究.pdf
- 基于ARM11內(nèi)核芯片紅外通信的實現(xiàn)與仿真.pdf
- 一款通信芯片的邏輯綜合和等價性驗證.pdf
- 基于stm32的邏輯分析儀設(shè)計與實現(xiàn)
- 一款南橋芯片的低功耗邏輯綜合與等價性驗證.pdf
- VHDL高級綜合系統(tǒng)中組合邏輯綜合的研究與實現(xiàn).pdf
- 高端智能卡芯片內(nèi)核的加密芯片安全性分析
- 32位高性能DSP芯片的版圖設(shè)計流程.pdf
- 云終端操作系統(tǒng)內(nèi)核的設(shè)計與實現(xiàn).pdf
評論
0/150
提交評論