基于高端路由系統(tǒng)中邏輯控制ASIC芯片的研究.pdf

1、本文分析了高端交換式路由的發(fā)展現(xiàn)狀和基本實(shí)現(xiàn)方法,根據(jù)高端交換式路由器的設(shè)計(jì)要求、結(jié)構(gòu)功能,制定了交換路由系統(tǒng)的設(shè)計(jì)規(guī)格,確定了基于NP架構(gòu)的路由系統(tǒng)原理架構(gòu),選用大容量的FPGASpartan3芯片進(jìn)行系統(tǒng)各個(gè)邏輯功能模塊的初步劃分,按照ASIC的設(shè)計(jì)流程對(duì)系統(tǒng)的邏輯控制進(jìn)行設(shè)計(jì)評(píng)估,需求分析,詳細(xì)設(shè)計(jì)代碼編程,功能仿真,靜態(tài)時(shí)序仿真,約束和配置,系統(tǒng)功能驗(yàn)證,placement和layout,最終完成了系統(tǒng)的設(shè)計(jì)。
　　 在

2、系統(tǒng)邏輯的實(shí)現(xiàn)上,本文采用自上而下的設(shè)計(jì)方法,采用系統(tǒng)邏輯模塊化設(shè)計(jì)的思想將系統(tǒng)邏輯劃分為15個(gè)邏輯模塊,歸納和總結(jié)了每個(gè)邏輯模塊設(shè)計(jì)的原理,在邏輯設(shè)計(jì)實(shí)現(xiàn)過(guò)程中發(fā)揮了創(chuàng)新性和靈活性,主要體現(xiàn)在采用FPGA擴(kuò)展CPU寄存器的思路來(lái)實(shí)現(xiàn)對(duì)多個(gè)系統(tǒng)器件的控制,如對(duì)5個(gè)風(fēng)扇速度的控制,利用風(fēng)扇的轉(zhuǎn)速輸出波形的不同讀取風(fēng)扇的速度,并根據(jù)風(fēng)扇供電的不同控制風(fēng)扇轉(zhuǎn)速的方法,可以做到對(duì)風(fēng)扇速度的精確控制。對(duì)6個(gè)在板溫度測(cè)試元件的管理,把FPGA內(nèi)部寄

3、存器作為CPU的一個(gè)存儲(chǔ)單元,可以通過(guò)類(lèi)似于flash的操作,對(duì)寄存器進(jìn)行讀寫(xiě),定制了特殊的寄存器空間,用于存放當(dāng)前的溫度,在系統(tǒng)應(yīng)用軟件上可以顯示系統(tǒng)的內(nèi)部溫度,并設(shè)置4級(jí)溫度的告警范圍,使系統(tǒng)運(yùn)行更加安全可靠。在對(duì)DPM的控制邏輯中,精確電源管理的思想被引入到了高端交換路由系統(tǒng)中,使得高端路由對(duì)板上電源輸出可以實(shí)時(shí)的控制和管理,可以實(shí)時(shí)的顯示每個(gè)電源轉(zhuǎn)換模塊的輸出電壓,輸出電流,可以自動(dòng)檢測(cè)輸出電壓的文波,并可以在線(xiàn)調(diào)整和改變輸出的

4、電壓和文波,同時(shí)可以設(shè)定輸出電壓和電流的限制范圍,若超出范圍可以告警提示和自動(dòng)的關(guān)閉系統(tǒng)進(jìn)行保護(hù)。系統(tǒng)中的雙電源備份供電是電源電路部分和對(duì)應(yīng)的系統(tǒng)邏輯的創(chuàng)新之處,它的實(shí)現(xiàn)是用FPGA邏輯檢測(cè)結(jié)果來(lái)區(qū)分和顯示電源的供電情況,使系統(tǒng)對(duì)電源供電狀態(tài)一目了然,并使得系統(tǒng)能夠滿(mǎn)足穩(wěn)定的供電,做到既可以?xún)蓚€(gè)電源模塊同時(shí)供電,又可以單獨(dú)供電,減少系統(tǒng)因電源故障帶來(lái)的損失和風(fēng)險(xiǎn)。
　　 本文全面的使用業(yè)界FPGA設(shè)計(jì)原則,分別從面積與速度折衷原

5、則,硬件原則,系統(tǒng)原則,同步原則,來(lái)設(shè)計(jì)邏輯代碼,同時(shí)采用大規(guī)模集成電路IP核復(fù)用的原則,特別的體現(xiàn)在DMP,SFP,XFP等邏輯模塊對(duì)IIC擴(kuò)展邏輯的復(fù)用上,定制這些模塊共用的功能模塊,縮短了整個(gè)系統(tǒng)的研發(fā)周期,減少了測(cè)試驗(yàn)證的開(kāi)銷(xiāo)。
　　 本文在進(jìn)行系統(tǒng)約束設(shè)計(jì)時(shí),從系統(tǒng)整體性能出發(fā),考慮了時(shí)序約束,布局約束,分組約束,布線(xiàn)約束,綜合約束,初始約束等,極大的提高了系統(tǒng)邏輯的性能。
　　 本文在設(shè)計(jì)驗(yàn)證采用了邏輯時(shí)序仿

6、真和靜態(tài)時(shí)序驗(yàn)證的方法,分析速度比較快,而且它會(huì)對(duì)所有可能的路徑都進(jìn)行檢查,特別是關(guān)鍵路徑的進(jìn)行的仿真和驗(yàn)證,更能使系統(tǒng)邏輯穩(wěn)定和健壯。在設(shè)計(jì)調(diào)整過(guò)程中采用了形式驗(yàn)證的方法,通過(guò)比較兩個(gè)設(shè)計(jì)在邏輯功能是否等同的方法來(lái)驗(yàn)證電路的功能,不僅提高了驗(yàn)證的速度,可以在相當(dāng)大的程度上縮短數(shù)字設(shè)計(jì)的周期,全面地檢查了電路的功能。
　　 最后在設(shè)計(jì)完成的系統(tǒng)上,采用了與實(shí)際應(yīng)用環(huán)境一致的系統(tǒng)測(cè)試驗(yàn)證的方法,確保了系統(tǒng)邏輯設(shè)計(jì)的正確性和可加工制