芯片版圖設(shè)計優(yōu)化技術(shù)研究.pdf

1、集成電路版圖設(shè)計是集成電路設(shè)計中的重要一環(huán)，上承電路設(shè)計，下接集成電路芯片制造，其重要性可見一斑。隨著集成電路納米時代的到來，集成電路版圖設(shè)計的重要性愈加凸顯。因為隨著工藝特征尺寸的不斷縮小，版圖設(shè)計過程中產(chǎn)生的一些寄生參數(shù)對芯片的影響會越來越大，最終極有可能會決定一顆芯片的成敗。然而，這些很大程度上都不是前端電路設(shè)計所能控制的，而是后端版圖設(shè)計過程中根據(jù)實際情況需要權(quán)衡、取舍、考慮的因素。
　　本文的前三章簡單介紹了一下目前我國

2、微電子發(fā)展的現(xiàn)狀，以及集成電路版圖設(shè)計的基本設(shè)計工具、基本器件等。
　　本文的第四章重點介紹了基于芯片靜電效應(yīng)和閂鎖效應(yīng)，提出有效的版圖改良方案。針對靜電效應(yīng)提出了兩種版圖改良的方案，針對閂鎖效應(yīng)也相應(yīng)提出了三種版圖改良的方案，并以實例的形式說明采取版圖改良措施的有效性和可行性。
　　本文的第五章重點介紹了模擬版圖設(shè)計的匹配問題，它是模擬版圖設(shè)計中永恒的話題。主要介紹了晶體管、電阻、電容、三極管的匹配設(shè)計，以及實際版圖設(shè)計中