基于AMBA總線的系統(tǒng)芯片可測性設(shè)計(jì)結(jié)構(gòu)研究.pdf

1、集成電路設(shè)計(jì)已經(jīng)到了片上系統(tǒng)(SoC)的時(shí)代,SoC設(shè)計(jì)方法一方面提高了系統(tǒng)的性能,縮短了設(shè)計(jì)周期,同時(shí)也帶來了諸多挑戰(zhàn),測試技術(shù)已經(jīng)是當(dāng)前SoC設(shè)計(jì)的一個(gè)瓶頸.傳統(tǒng)的測試技術(shù)已經(jīng)無法滿足SoC芯片的測試要求,SoC芯片的測試是基于對每個(gè)IP的測試進(jìn)行的.基于SoC的新的測試思想不斷的被提出,測試環(huán)(Test Wrapper)和測試存取機(jī)制(TAM)將是SoC可測性設(shè)計(jì)的兩個(gè)重要部分.本文的主要研究工作包括:1.對傳統(tǒng)的芯片可測性設(shè)計(jì)結(jié)

2、構(gòu)和目前SoC系統(tǒng)的可測性設(shè)計(jì)結(jié)構(gòu)進(jìn)行了詳細(xì)研究,研究內(nèi)容包括基于掃描的方法、內(nèi)建自測試(BIST)方法、TAM結(jié)構(gòu)、測試環(huán)結(jié)構(gòu).在此研究基礎(chǔ)上,設(shè)計(jì)了一種新的測試環(huán)——可配置測試環(huán),該測試環(huán)能夠?qū)P進(jìn)行掃描鏈數(shù)目的靈活配置.2.研究了SoC系統(tǒng)的測試優(yōu)化問題,重點(diǎn)研究了TAM/Wrapper的聯(lián)合優(yōu)化方法,將本文設(shè)計(jì)的可配置測試環(huán)與矩形優(yōu)化算法相結(jié)合,大大的降低了SoC系統(tǒng)的測試時(shí)間.3.詳細(xì)研究了AMBA總線的功能及結(jié)構(gòu),本文的研

3、究是基于本實(shí)驗(yàn)室的語音芯片SoC平臺(tái)的,該平臺(tái)采用了AMBA總線的結(jié)構(gòu),因此詳細(xì)的設(shè)計(jì)了適合語音芯片的片上總線的結(jié)構(gòu),具體包括:仲裁器、譯碼器、選擇器、default slave、APB總線橋、SRAM接口等模塊的設(shè)計(jì).以上各模塊都完成了RTL級(jí)的設(shè)計(jì),成功完成了功能仿真及電路的綜合.4.進(jìn)一步研究了基于AMBA總線的SoC系統(tǒng)的可測性設(shè)計(jì)方法,該方法為功能測試方法,詳細(xì)地設(shè)計(jì)了AHB總線與外部接口的測試存取電路,通過該電路可以有效地對