版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著集成電路設(shè)計(jì)和制造水平的不斷提高,其測(cè)試面臨著越來(lái)越多的困難,可測(cè)性設(shè)計(jì)成為解決測(cè)試問(wèn)題的主要手段。由于 BIST(Built-In Self-Test,內(nèi)建自測(cè)試)技術(shù)能在芯片內(nèi)部完成自測(cè)試,它能有效解決數(shù)字電路的測(cè)試問(wèn)題?;趥坞S機(jī)生成的BIST方案具有許多優(yōu)點(diǎn),但也帶來(lái)了測(cè)試序列過(guò)長(zhǎng)和功耗過(guò)大等弊端。同時(shí),要使得產(chǎn)品設(shè)計(jì)周期縮短,BIST結(jié)構(gòu)如果能夠自動(dòng)生成,必然能獲得更好的收益。
針對(duì)上述問(wèn)題,本文從如何縮短測(cè)試序
2、列、降低測(cè)試功耗、自動(dòng)生成系統(tǒng)的設(shè)計(jì)以及上層測(cè)試系統(tǒng)的控制接口等方面來(lái)研究層次化邏輯BIST的自動(dòng)生成。首先,結(jié)合加權(quán)偽隨機(jī)測(cè)試原理及低功耗設(shè)計(jì)技術(shù),提出了一種基于低功耗及加權(quán)優(yōu)化的測(cè)試生成器設(shè)計(jì)方案,它根據(jù)被測(cè)電路各主輸入端口權(quán)值構(gòu)造測(cè)試生成器,使其同時(shí)具備縮短測(cè)試序列和降低測(cè)試功耗的能力。在此基礎(chǔ)上,構(gòu)造一個(gè)標(biāo)準(zhǔn)的BIST模板并設(shè)計(jì)自動(dòng)生成系統(tǒng),該系統(tǒng)可根據(jù)被測(cè)電路信息重構(gòu)標(biāo)準(zhǔn)模板,并將其自動(dòng)插入被測(cè)核,生成可用于仿真、綜合實(shí)現(xiàn)的測(cè)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 數(shù)字電路BIST設(shè)計(jì)中的優(yōu)化技術(shù).pdf
- 數(shù)字電路測(cè)試向量自動(dòng)生成技術(shù)
- 數(shù)字電路測(cè)試向量自動(dòng)生成技術(shù).pdf
- 數(shù)字電路與自動(dòng)化課程設(shè)計(jì)報(bào)告
- 數(shù)字電路內(nèi)建自測(cè)試(BIST)設(shè)計(jì)與測(cè)試調(diào)度技術(shù)研究.pdf
- 基于QT的數(shù)字電路自動(dòng)設(shè)計(jì)軟件.pdf
- 數(shù)字電路課程設(shè)計(jì)--自動(dòng)奏樂(lè)器設(shè)計(jì)
- 數(shù)字電路故障容錯(cuò)設(shè)計(jì)自動(dòng)化——VHDL編譯器設(shè)計(jì).pdf
- 基于SAT的數(shù)字電路測(cè)試生成算法研究.pdf
- 數(shù)字電路設(shè)計(jì)
- 多核數(shù)字電路高層次綜合的研究與實(shí)現(xiàn).pdf
- 數(shù)字電路測(cè)試生成平臺(tái)研究與可測(cè)性設(shè)計(jì)的應(yīng)用.pdf
- 數(shù)字電路的故障測(cè)試模式生成方法研究.pdf
- 數(shù)字電路模塊的vhdl設(shè)計(jì)
- 數(shù)字電路易測(cè)性重構(gòu)及自動(dòng)化重構(gòu)技術(shù)的研究.pdf
- 數(shù)字電路容錯(cuò)設(shè)計(jì)與研究.pdf
- 基于蟻群算法的數(shù)字電路測(cè)試模式生成研究.pdf
- 數(shù)字電路在線進(jìn)化設(shè)計(jì)研究.pdf
- 數(shù)字電路綜合設(shè)計(jì)案例
- 數(shù)字電路課程設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論