數(shù)字電路進(jìn)化設(shè)計(jì)算法研究.pdf

1、演化硬件(EHW)是生物學(xué)、電子學(xué)及計(jì)算機(jī)科學(xué)等多學(xué)科交叉融合的結(jié)晶，尋求在不依賴先驗(yàn)知識(shí)及人工干預(yù)的條件下通過(guò)進(jìn)化獲得滿足預(yù)定要求的電路和系統(tǒng)結(jié)構(gòu)，并使其具有類似生物的自適應(yīng)、自組織與自修復(fù)特性。電路進(jìn)化設(shè)計(jì)(EDC)是EHW研究領(lǐng)域的重要分支，它基于可編程器件進(jìn)行實(shí)現(xiàn)，通過(guò)進(jìn)化搜索獲得新穎和優(yōu)化的電路結(jié)構(gòu)，能夠完成復(fù)雜電路的自動(dòng)設(shè)計(jì)。EDC不僅能協(xié)助設(shè)計(jì)者發(fā)現(xiàn)和總結(jié)普遍性設(shè)計(jì)規(guī)則，更能賦予電路容錯(cuò)性能，并且是實(shí)現(xiàn)自適應(yīng)與容錯(cuò)系統(tǒng)不可

2、缺少的必要前提，對(duì)于推進(jìn)EHW的研究與實(shí)現(xiàn)具有重要的理論意義與應(yīng)用價(jià)值。
　　 本文圍繞數(shù)字電路進(jìn)化設(shè)計(jì)算法展開(kāi)相關(guān)方面的研究，主要工作包括:
　　 1.常規(guī)門級(jí)電路進(jìn)化設(shè)計(jì)
　　 為了避免適應(yīng)度評(píng)價(jià)階段染色體中所包含潛在解丟失的問(wèn)題，研究了一種基于適應(yīng)度評(píng)價(jià)擴(kuò)展的笛卡爾遺傳規(guī)劃(CGP)算法，通過(guò)分析傳統(tǒng)CGP中電路輸出位隨機(jī)選擇機(jī)制對(duì)于候選電路適應(yīng)度的影響，采用全局搜索最優(yōu)輸出節(jié)點(diǎn)的方式?jīng)Q定電路輸出位，完成了

3、適應(yīng)度評(píng)價(jià)的擴(kuò)展，確保進(jìn)化過(guò)程中每一代的最優(yōu)解均能被發(fā)現(xiàn);為了提高遺傳算法性能，給出了一種基于適應(yīng)度評(píng)價(jià)擴(kuò)展自適應(yīng)遺傳算法的門級(jí)電路進(jìn)化設(shè)計(jì)方法，將遺傳參數(shù)自適應(yīng)策略與適應(yīng)度評(píng)價(jià)擴(kuò)展方法相結(jié)合，提高了進(jìn)化設(shè)計(jì)方法成功概率及進(jìn)化過(guò)程中種群個(gè)體的質(zhì)量，并減少了進(jìn)化代數(shù);為了改善多輸出電路中隨著進(jìn)化復(fù)雜度的增加進(jìn)化設(shè)計(jì)方法面臨的擴(kuò)展性問(wèn)題，提出了一種基于擴(kuò)展多染色體笛卡爾遺傳規(guī)劃的多輸出門級(jí)電路進(jìn)化設(shè)計(jì)算法，以降低進(jìn)化復(fù)雜度為目標(biāo)，采用基于輸

4、出分解的多染色體并行進(jìn)化形式，并引入一種類似交叉功能的染色體操作方法，結(jié)合適應(yīng)度評(píng)價(jià)擴(kuò)展給出了與多染色體方法對(duì)應(yīng)的(1+λ)擴(kuò)展多染色體進(jìn)化策略實(shí)現(xiàn)進(jìn)化過(guò)程，較傳統(tǒng)方法具有更少的計(jì)算工作量，且有效性受進(jìn)化復(fù)雜度的影響較小，改善了進(jìn)化設(shè)計(jì)方法的擴(kuò)展性能。
　　 2.多態(tài)電路進(jìn)化設(shè)計(jì)
　　 研究了一種基于動(dòng)態(tài)評(píng)價(jià)方法的多態(tài)電路進(jìn)化設(shè)計(jì)算法，針對(duì)多態(tài)電路進(jìn)化時(shí)多種模式下電路功能同時(shí)評(píng)價(jià)的特點(diǎn)，采用適應(yīng)度評(píng)價(jià)擴(kuò)展分別實(shí)現(xiàn)不同模式

5、下最優(yōu)輸出位的選擇，通過(guò)比較選擇的方式確定對(duì)應(yīng)于所有模式下適應(yīng)度最高的電路結(jié)構(gòu)，完成了對(duì)候選多態(tài)電路的動(dòng)態(tài)評(píng)價(jià)過(guò)程，具有進(jìn)化代數(shù)少、成功概率高及資源消耗低的優(yōu)點(diǎn)，提高了傳統(tǒng)CGP的有效性，對(duì)于多態(tài)電路適應(yīng)度評(píng)價(jià)給出了一種新的嘗試;最后，通過(guò)對(duì)實(shí)驗(yàn)結(jié)果的分析，初步發(fā)現(xiàn)了進(jìn)化生成電路中多態(tài)門較常規(guī)門位置相對(duì)靠近電路輸出端的現(xiàn)象。
　　 3.用于容錯(cuò)系統(tǒng)的多態(tài)自檢電路進(jìn)化設(shè)計(jì)
　　 針對(duì)進(jìn)化過(guò)程中適應(yīng)度較差的電路結(jié)構(gòu)中實(shí)際蘊(yùn)藏

6、著較優(yōu)的部分解的現(xiàn)象，研究了一種基于輸出匹配的多態(tài)自檢電路進(jìn)化設(shè)計(jì)算法，給出了輸出匹配度的概念，并在分析了進(jìn)化過(guò)程中電路輸出的特點(diǎn)后，通過(guò)輸出匹配保護(hù)部分最優(yōu)解并增加種群多樣性，在此基礎(chǔ)上分析了變異概率及匹配適應(yīng)度值設(shè)置對(duì)所提算法性能的影響，在保證電路原有自檢性能的同時(shí)減少了進(jìn)化代數(shù);針對(duì)進(jìn)化設(shè)計(jì)方法擴(kuò)展性問(wèn)題，結(jié)合輸出匹配方法提出了一種基于輸入分解輸出匹配的多態(tài)自檢電路進(jìn)化設(shè)計(jì)算法，分析了輸入輸出個(gè)數(shù)的增加對(duì)進(jìn)化代數(shù)的影響，以減少適應(yīng)