電路進(jìn)化設(shè)計(jì)算法研究.pdf

1、電路進(jìn)化是一種基于群體搜索和可編程硬件的智能進(jìn)化設(shè)計(jì)方法。它的出現(xiàn)是智能算法與可編程硬件共同促進(jìn)的結(jié)果，正受到越來越多的關(guān)注。使用進(jìn)化算法設(shè)計(jì)的電路，能發(fā)現(xiàn)新穎的人們難以想到的電路結(jié)構(gòu)，能降低需要的門資源或晶體管數(shù)量從而提高芯片的利用率，能降低電路的連接級數(shù)提高信號的傳輸速度。若使用內(nèi)部進(jìn)化的方式設(shè)計(jì)電路，還能使所得電路具有自組織、自修復(fù)、自適應(yīng)的特性。因此開展電路進(jìn)化設(shè)計(jì)研究具有重要的應(yīng)用價(jià)值。 目前有關(guān)電路進(jìn)化設(shè)計(jì)的研究還不

2、是很成熟。不論是內(nèi)部進(jìn)化方式還是外部進(jìn)化方式，所能設(shè)計(jì)的電路規(guī)模都比較小，很難付諸實(shí)際應(yīng)用。本文旨在通過對組合邏輯電路進(jìn)化設(shè)計(jì)、時(shí)序電路進(jìn)化設(shè)計(jì)和多態(tài)電路進(jìn)化設(shè)計(jì)等進(jìn)行深入研究和探索，提出高效的進(jìn)化設(shè)計(jì)算法與策略，從而提高電路進(jìn)化設(shè)計(jì)算法的求解性能。 論文的主要研究工作與創(chuàng)新點(diǎn)包括以下幾個(gè)方面： (1)提出了基于修復(fù)技術(shù)的組合邏輯電路快速進(jìn)化設(shè)計(jì)算法。該算法利用候選電路在進(jìn)化的初始階段適應(yīng)度增加很快的現(xiàn)象，先進(jìn)化出一個(gè)功

3、能大致正確的電路；然后轉(zhuǎn)入修復(fù)過程并對不正確的輸出進(jìn)行修正，最終設(shè)計(jì)出功能正確的電路。實(shí)驗(yàn)結(jié)果表明了該算法是有效的。為了能對進(jìn)化出的有錯(cuò)誤的電路進(jìn)行修復(fù)，專門設(shè)計(jì)出了簡單而規(guī)整的修復(fù)電路的構(gòu)造方法。附加的修復(fù)電路與進(jìn)化生成的對大部分輸入都能輸出正確結(jié)果的電路結(jié)合在一起，形成最終的功能完全正確的電路。該方法極大地減少了進(jìn)化所需的時(shí)間。 (2)提出了基于三步分解方法的同步時(shí)序電路進(jìn)化設(shè)計(jì)算法3SD-ES。該方法結(jié)合低功耗技術(shù)中已有的

4、時(shí)序電路分解方法、進(jìn)化設(shè)計(jì)領(lǐng)域中的輸入分解、輸出分解方法及進(jìn)化策略。實(shí)驗(yàn)結(jié)果表明該算法具有更好的可擴(kuò)展性。對時(shí)序電路而言，狀態(tài)分解的粒度參數(shù)、輸出分解的粒度參數(shù)及輸入分解的粒度參數(shù)三者之間互相關(guān)聯(lián)，手工設(shè)置往往顧此失彼。針對這一問題，本文給出了自動(dòng)設(shè)定分解參數(shù)的方法。 (3)提出了基于加權(quán)方法的多態(tài)電路進(jìn)化設(shè)計(jì)算法。該算法針對多態(tài)電路中各功能電路進(jìn)化難度不同的特點(diǎn)，首先提出了基于加權(quán)和方法的進(jìn)化算法，實(shí)驗(yàn)結(jié)果顯示除了個(gè)別電路外，