基于∑△調(diào)制的比特流運(yùn)算單元及人工神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)研究.pdf

1、人工神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)技術(shù)是人工神經(jīng)網(wǎng)絡(luò)研究中的一個(gè)非常重要而又難以解決的課題。目前，在人工神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)研究中最普遍最可靠的方法是采用傳統(tǒng)的多比特?cái)?shù)字信號(hào)處理方法。然而，使用該方法很難獲得人工神經(jīng)元數(shù)量稍多的人工神經(jīng)網(wǎng)絡(luò)硬件。采用多比特?cái)?shù)字信號(hào)處理方法時(shí)，信號(hào)是通過多比特?cái)?shù)字總線進(jìn)行傳輸?shù)摹＿@個(gè)因素導(dǎo)致人工神經(jīng)元之間和人工神經(jīng)元內(nèi)部運(yùn)算單元之間的互連線數(shù)量非常大。巨量互連線和復(fù)雜的多比特運(yùn)算單元導(dǎo)致的巨大規(guī)模阻礙了常規(guī)數(shù)字人工神經(jīng)網(wǎng)絡(luò)

2、的硬件實(shí)現(xiàn)。而人工神經(jīng)網(wǎng)絡(luò)實(shí)質(zhì)上是一個(gè)并行分布式網(wǎng)絡(luò)。人工神經(jīng)網(wǎng)絡(luò)中的大量簡(jiǎn)單運(yùn)算單元分布于不同層中進(jìn)行并行計(jì)算，完成復(fù)雜的計(jì)算任務(wù)。只有采用全硬件全并行實(shí)現(xiàn)的方法，才能充分發(fā)揮人工神經(jīng)網(wǎng)絡(luò)大規(guī)模并行計(jì)算、分布式處理的優(yōu)勢(shì)和特點(diǎn)。
　　 為了解決傳統(tǒng)多比特?cái)?shù)字信號(hào)處理硬件規(guī)模過大的難題，近年以來出現(xiàn)了一種新的基于ΣΔ調(diào)制的比特流數(shù)字信號(hào)處理方法。該比特流信號(hào)產(chǎn)生于∑△調(diào)制器。比特流信號(hào)處理方法采用的是數(shù)字信號(hào)，但是卻像模擬電路一

3、樣，只需要一根信號(hào)線來傳輸信號(hào)。比特流運(yùn)算單元的結(jié)構(gòu)往往也比相應(yīng)的多比特?cái)?shù)字運(yùn)算單元簡(jiǎn)單。因此，比特流數(shù)字信號(hào)處理方法易于解決多比特?cái)?shù)字信號(hào)處理硬件規(guī)模過大的問題。
　　 本文將基于Σ△調(diào)制的比特流信號(hào)處理方法引入人工神經(jīng)網(wǎng)絡(luò)的硬件實(shí)現(xiàn)研究。本文通過系統(tǒng)模型仿真、電路仿真和芯片實(shí)現(xiàn)等方法從基本比特流運(yùn)算單元開始進(jìn)行了比特流人工神經(jīng)網(wǎng)絡(luò)的硬件實(shí)現(xiàn)研究。
　　 本文改進(jìn)了全數(shù)字ΣΔ調(diào)制器的設(shè)計(jì)，并且在FPGA上加以實(shí)現(xiàn)，還進(jìn)

4、行了環(huán)延時(shí)對(duì)數(shù)字ΣΔ調(diào)制器性能影響的研究。數(shù)字ΣΔ調(diào)制器提供了一種很容易獲得的產(chǎn)生比特流信號(hào)的途徑。為比特流信號(hào)處理的硬件實(shí)現(xiàn)研究提供了便利。
　　 為克服已有比特流加法器電路的缺點(diǎn)，提出了一種新的比特流加法器電路，該電路在結(jié)構(gòu)上避免使用大的環(huán)路，從而可以獲得更高的工作頻率。與傳統(tǒng)比特流加法器電路相比，提出的電路或者可以具有高很多的信噪比，或者在具有相同信噪比的情況下具有高數(shù)倍的工作頻率并節(jié)省20％的硬件資源。提出了延時(shí)錯(cuò)位平方

5、電路，從而實(shí)現(xiàn)了較高精度的比特流平方運(yùn)算和平方根運(yùn)算。提出了比特流閾值函數(shù)實(shí)現(xiàn)算法和電路。
　　 對(duì)比特流加法器原型電路用插入流水線結(jié)構(gòu)的方式進(jìn)行了改進(jìn)以使其在較高頻率下正常工作，并采用源極耦合邏輯在晶體管級(jí)進(jìn)行了芯片設(shè)計(jì)以提高其工作頻率。實(shí)測(cè)結(jié)果表明該芯片的功能和性能均滿足設(shè)計(jì)要求，芯片可以在4GHz以上的頻率下工作。對(duì)比特流加法器的噪聲進(jìn)行了理論分析和實(shí)測(cè)結(jié)果的對(duì)比，對(duì)比結(jié)果證明了現(xiàn)有的比特流信號(hào)處理的噪聲理論具有比較大的誤

6、差。
　　 本文提出了比特流人工神經(jīng)元的構(gòu)建方法，并在FPGA平臺(tái)上加以實(shí)現(xiàn)。比特流人工神經(jīng)元在實(shí)現(xiàn)時(shí)所消耗的FPGA資源表明在單片F(xiàn)PGA上可以產(chǎn)生高達(dá)1000個(gè)以上的比特流人工神經(jīng)元。
　　 在比特流人工神經(jīng)元的基礎(chǔ)上，提出并實(shí)現(xiàn)了比特流感知器、比特流線性人工神經(jīng)網(wǎng)絡(luò)和比特流離散Hopfield人工神經(jīng)網(wǎng)絡(luò)。通過實(shí)現(xiàn)邏輯運(yùn)算、線性分類、非線性分類、自適應(yīng)預(yù)測(cè)、自適應(yīng)噪聲抵消和聯(lián)想記憶等功能對(duì)這些比特流人工神經(jīng)網(wǎng)絡(luò)的功