高精度浮點(diǎn)運(yùn)算器算法研究及FPGA實(shí)現(xiàn).pdf

1、浮點(diǎn)運(yùn)算與FPGA的發(fā)展是目前科技發(fā)展的兩個(gè)研究熱點(diǎn)。尤其在要求精度高的應(yīng)用系統(tǒng)中，浮點(diǎn)表述范圍寬、有效精度高等特點(diǎn)成為廣泛發(fā)展的條件；FPGA高速、高集成、低成本、可在線編程等優(yōu)點(diǎn)，使浮點(diǎn)在FPGA的應(yīng)用也成為趨勢(shì)。論文重點(diǎn)設(shè)計(jì)了單精度浮點(diǎn)基本運(yùn)算器，并在基本運(yùn)算器的基礎(chǔ)上完成FFT處理器。
　　論文主要從三個(gè)方面展開研究：
　?、俳榻B了論文使用的IEEE754-1985標(biāo)準(zhǔn)的單精度浮點(diǎn)表示、舍入及異常處理，對(duì)設(shè)計(jì)使用的硬

2、件描述語言VHDL進(jìn)行介紹，設(shè)計(jì)采用IEEE754-1985單精度規(guī)格化浮點(diǎn)格式進(jìn)行計(jì)算提高了運(yùn)算精度，采用VHDL語言使設(shè)計(jì)更加簡(jiǎn)單化；
　　②分別闡述了浮點(diǎn)運(yùn)算器加減乘除的算法和流程，根據(jù)基本運(yùn)算器的運(yùn)算特點(diǎn)進(jìn)行設(shè)計(jì)。針對(duì)浮點(diǎn)數(shù)乘法的運(yùn)算過程，分別針對(duì)符號(hào)位、指數(shù)位及尾數(shù)位展開設(shè)計(jì)；浮點(diǎn)加法器的處理過程比較復(fù)雜，將浮點(diǎn)運(yùn)算模塊化，分別完成比較、移位、尾數(shù)運(yùn)算、前導(dǎo)零檢測(cè)及規(guī)格化模塊，經(jīng)仿真驗(yàn)證了系統(tǒng)的正確性后，生成浮點(diǎn)加法器整

3、體電路原理圖；浮點(diǎn)除法器采用加減邏輯和乘法邏輯完成設(shè)計(jì)并進(jìn)行性能比較。利用QuartusⅡ軟件分別對(duì)加減乘除運(yùn)算器及其中的各模塊進(jìn)行仿真，仿真結(jié)果表明浮點(diǎn)運(yùn)算器的計(jì)算功能正確，具有可行性。
　?、鄯治龆喾NFFT算法及硬件實(shí)現(xiàn)方式，改進(jìn)了基-2DIT-FFT作為本課題目標(biāo)算法，同時(shí)采用順序處理結(jié)構(gòu)實(shí)現(xiàn)FFT處理器；分別對(duì)設(shè)計(jì)中蝶形運(yùn)算單元、存儲(chǔ)器、地址發(fā)生器和控制器等單元進(jìn)行設(shè)計(jì)；設(shè)計(jì)選用Altera公司的CycloneⅡ系列FPG