版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、中南民族大學(xué)碩士學(xué)位論文基于FPGA的RSA模冪運算器設(shè)計姓名:周大鵬申請學(xué)位級別:碩士專業(yè):生物醫(yī)學(xué)工程指導(dǎo)教師:王禮平20060510基于FPGA的RSA模冪運算器設(shè)計IIABSTRACTItiswidelyrecognizedthatwiththerapiddevelopmentofcomputerwktechnologysecurityissuesbecomesincreasinglyimptantitwillplayacruc
2、ialrolesinthefutureinfmationsystems.theaffectofInterhasperatedintothemainfieldsofpeoplescommonlifenationalsecuritysystemsowksecuritytechnologyhasbecomeanimptantresearchtopicfmanygovernmentsganizations.Theappearanceofpubl
3、ickeycryptographyalgithmisoneofthebestchoicetoresolvethoseproblems.AmongthevariouspublickeycryptosystemsRSAalgithmisthebestchoiceinboththeyapplicationitisoftenusedindigitalsignatureidentificationsystem.Alowcomplexityhigh
4、speeddigitalsystemdesigningofRSAcircuitbecomesincreasinglyattractivebyusingmodernelectronicdesigntechnology.ThemaingoalofthisthesisistoResearchimplementationofa1024bitRSACryptographyalgithmprocessbasedonFPGA.Inthisthesis
5、thebasicconceptsofcryptogramincludingnumbertheymodulararithmeticareintroduced.ItisthebaseofknowingtheRSAcryptosystem.RSAsystemprinciplesomealgithmusedintheencryptdecryptprocessareanalyzedespeciallyhighradixmodifiedMontgo
6、merymodularmultiplicationalgithm.Afteranalyzethefullsystemsdesigntheserialbinaryexponentscanalgithmfromrighttoleftisadopted.akindof1024bitmodularmultiplierarchitecturebasedonCIOSisproposedbesidestheexponentiationcomputat
7、ionsystemsystemcontrollerblockhavebeendetailed.TheRSAmodularexponentiationoperationwithverylongintegerscompletesbytransferringmodularmultiplier.FinallythefepartimplementationofRSAcryptographyprocessbasedonAlteraFPGAisach
8、ieved.TheTopDowndesignmethodBottomUptestmethodareemployedindesign.ThecircuitisdescribedinVHDLonRTLlevel.ThefactualcircuitwasacquiredbyusingofEDAtoolsQuartusII4.0.Keywds:RSAMontgomeryFPGACIOSmodularexponentiationmodularmu
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- RSA模冪運算器的優(yōu)化設(shè)計.pdf
- 基于fpga的浮點運算器設(shè)計
- 基于fpga的浮點運算器設(shè)計
- 基于FPGA的浮點運算器設(shè)計.pdf
- RSA密碼算法的模冪運算VLSI設(shè)計.pdf
- 基于FPGA浮點運算器的研究.pdf
- 數(shù)字邏輯課程設(shè)計---基于fpga的簡單運算器
- 基于FPGA的橢圓曲線點乘運算器設(shè)計研究.pdf
- 基于FPGA的RSA密碼算法的模冪模乘的快速實現(xiàn).pdf
- 基于FPGA浮點運算器的設(shè)計及其在雷達中的應(yīng)用.pdf
- 運算器的設(shè)計
- 基于FPGA的單雙精度浮點運算器研究與實現(xiàn).pdf
- 高精度浮點運算器算法研究及FPGA實現(xiàn).pdf
- 基于cpld的64位乘法運算器的設(shè)計
- [教育]運算方法與運算器
- 初等函數(shù)運算器的設(shè)計研究.pdf
- 基于參數(shù)化IP核的浮點運算器設(shè)計.pdf
- 用FPGA實現(xiàn)帶硬件浮點運算器的8051的研究.pdf
- grasshopper運算器名稱總結(jié)
- 課程設(shè)計---稀疏矩陣加法運算器
評論
0/150
提交評論