版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、當(dāng)前40 Gbit/s傳輸技術(shù)已經(jīng)進(jìn)入了“普及應(yīng)用階段”的快速健康發(fā)展期,而100 Gbit/s高速網(wǎng)絡(luò)相關(guān)標(biāo)準(zhǔn)正逐步成熟,預(yù)計(jì)在未來3-4年內(nèi)將會(huì)得到快速發(fā)展。同時(shí)近期市場(chǎng)調(diào)查報(bào)告顯示高性能服務(wù)器市場(chǎng)并未如之前預(yù)期一樣受到席卷全球金融危機(jī)的劇烈沖擊,相反各主要服務(wù)器廠商整體呈現(xiàn)增長(zhǎng)態(tài)勢(shì),市場(chǎng)對(duì)高性能服務(wù)器的需求依然強(qiáng)勁。因此市場(chǎng)亟需高性能服務(wù)器具備40 Gbit/s甚至100 Gbit/s的網(wǎng)絡(luò)數(shù)據(jù)處理能力。處理器作為服務(wù)器處理能力的
2、關(guān)鍵部件,其網(wǎng)絡(luò)數(shù)據(jù)處理能力很大程度上直接決定了整個(gè)系統(tǒng)的網(wǎng)絡(luò)數(shù)據(jù)處理能力。大量的實(shí)驗(yàn)證明單核處理器不能在較大網(wǎng)絡(luò)負(fù)載情況下高效處理TCP/IP協(xié)議棧,而多核處理器因其潛在并行計(jì)算能力逐漸成為當(dāng)前公認(rèn)的處理器發(fā)展趨勢(shì),因此利用多核處理器的并行計(jì)算能力成為提升網(wǎng)絡(luò)數(shù)據(jù)處理能力的一個(gè)重要現(xiàn)實(shí)考量。但當(dāng)前多核處理器架構(gòu)的網(wǎng)絡(luò)數(shù)據(jù)處理能力遠(yuǎn)不能滿足40/100 Gbit/s高速以太網(wǎng)的性能需求。如何提高多核處理器的網(wǎng)絡(luò)數(shù)據(jù)處理能力成為近期多核處
3、理器研究人員關(guān)注的熱點(diǎn)問題。
本文首先介紹了當(dāng)前多核處理器在提升其網(wǎng)絡(luò)數(shù)據(jù)處理能力方面的現(xiàn)狀和前沿發(fā)展趨勢(shì),之后重點(diǎn)介紹了Intel的EDS執(zhí)行驅(qū)動(dòng)仿真系統(tǒng)平臺(tái)及其關(guān)鍵技術(shù),然后在EDS執(zhí)行驅(qū)動(dòng)仿真系統(tǒng)平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了一個(gè)復(fù)雜的多核處理器模型,通過對(duì)實(shí)驗(yàn)數(shù)據(jù)的量化分析,分析了當(dāng)前多核處理器在處理網(wǎng)絡(luò)數(shù)據(jù)包時(shí)面臨的主要瓶頸問題,詳細(xì)闡述了針對(duì)40/100 Gbit/s高速以太網(wǎng)多核處理器架構(gòu)優(yōu)化方案的設(shè)計(jì)與實(shí)現(xiàn),主要包括多核
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 支持1588協(xié)議功能的40G高速以太網(wǎng)接口設(shè)計(jì).pdf
- 基于ARM處理器的串行通信與以太網(wǎng)協(xié)議的研究與應(yīng)用.pdf
- 基于FPGA的以太網(wǎng)UDP-IP處理器的設(shè)計(jì)與驗(yàn)證.pdf
- 基于ARM微處理器的嵌入式以太網(wǎng)接口的研究.pdf
- 基于FPGA技術(shù)的以太網(wǎng)物理層信號(hào)處理器的研究與開發(fā).pdf
- 100G以太網(wǎng)MAC層控制器的電路設(shè)計(jì).pdf
- 基于網(wǎng)絡(luò)處理器的千兆以太網(wǎng)流量監(jiān)測(cè)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于EZCHIP網(wǎng)絡(luò)處理器的以太網(wǎng)交換機(jī)VPLS實(shí)現(xiàn).pdf
- 高速以太網(wǎng)TOE技術(shù)的研究.pdf
- 高速以太網(wǎng)時(shí)鐘電路的研究.pdf
- 基于以太網(wǎng)控制器開發(fā)平臺(tái)的高速數(shù)據(jù)處理的研究.pdf
- 100G以太網(wǎng)PCS子層接收模塊的VLSI設(shè)計(jì).pdf
- DSP架構(gòu)快速以太網(wǎng)收發(fā)器關(guān)鍵技術(shù)的研究.pdf
- 片上網(wǎng)絡(luò)架構(gòu)下多核處理器系統(tǒng)的設(shè)計(jì).pdf
- 100G以太網(wǎng)PCS子層研究及其在FPGA的實(shí)現(xiàn).pdf
- 面向多核架構(gòu)的浮點(diǎn)協(xié)處理器設(shè)計(jì)技術(shù)研究.pdf
- 100G以太網(wǎng)物理層研究及關(guān)鍵模塊ASIC實(shí)現(xiàn).pdf
- 面向高速以太網(wǎng)智能前端的開發(fā)與研究.pdf
- 高速背板以太網(wǎng)FEC技術(shù).pdf
- 10G以太網(wǎng)MAC控制器的設(shè)計(jì)與驗(yàn)證.pdf
評(píng)論
0/150
提交評(píng)論